[发明专利]生成排期数据的方法、客户端及计算设备在审

专利信息
申请号: 201510654759.6 申请日: 2015-10-10
公开(公告)号: CN105321063A 公开(公告)日: 2016-02-10
发明(设计)人: 沈利辉 申请(专利权)人: 北京齐尔布莱特科技有限公司
主分类号: G06Q10/10 分类号: G06Q10/10;G06F17/30
代理公司: 北京思睿峰知识产权代理有限公司 11396 代理人: 赵爱军;谢建云
地址: 100080 北京市海*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 生成 数据 方法 客户端 计算 设备
【说明书】:

技术领域

发明涉及互联网领域,尤其涉及生成排期数据的方法、客户端及计算设备。

背景技术

随着互联网的快速发展与普及,网络已成为信息获取的重要来源。网络中各种网络平台都会被呈现大量的信息内容以便用户浏览。所说的信息内容可以是新闻、广告、音乐、视频等多媒体信息内容。例如网站在呈现信息内容时,需要对信息呈现的位置、时间和展示方式等进行排期管理。

目前,对信息内容呈现的排期进行管理越来越复杂,存在排期重叠的问题。

发明内容

为此,本发明提供一种新的生成排期数据的方案,以力图解决或者至少缓解上面存在的问题。

根据本发明的一个方面,提供一种生成排期数据的方法,适于在计算设备中执行。该方法包括下述步骤。首先,选定并向排期服务器发送包含信息呈现的时间段和呈现位置的排期参数,以便该排期服务器查询并返回对应该排期参数的排期占用记录。其中,排期占用记录包括在所述呈现位置上所述时间段内已占用的时间单元。响应于接收到排期占用记录,生成包含所述呈现位置上所述时间段内时间单元的排期列表。该排期列表中已占用的时间单元处于锁定状态。选定排期列表中一个或者多个未占用的时间单元,并将所选定的时间单元生成为一条排期选定记录,并向所述排期服务器发送这条排期选定记录。

根据本发明的又一个方面,提供一种生成排期数据的客户端,适于驻留在计算设备中。该客户端包括排期参数发送器、列表生成器和排期选定器。排期参数发送器,适于选定并向排期服务器发送包含信息呈现的时间段和呈现位置的排期参数,以便该排期服务器查询并返回对应该排期参数的排期占用记录。其中排期占用记录包括在所述呈现位置上时间段内已占用的时间单元。列表生成器响应于接收到排期占用记录,生成包含呈现位置上该时间段内已占用的时间单元的排期列表。其中已占用的时间单元处于锁定状态。排期选定器适于选定排期列表中一个或者多个未占用的时间单元,并将所选定的时间单元生成为一条排期选定记录,并向所述排期服务器发送这条排期选定记录。

根据本发明的又一个方面,还提供一种计算设备,包括根据本发明的生成排期数据的客户端。

根据本发明的生成排期数据的技术方案,通过从服务器获取排期占用记录和在生成的排期列表中锁定已占用的时间单元,能够避免排期重复引起的重叠。本发明的技术方案能够灵活地将排期列表中时间单元按照不同的索引属性进行分组,从而可以快速批量选中时间单元,进而极大提高了生成排期数据的效率。

附图说明

为了实现上述以及相关目的,本文结合下面的描述和附图来描述某些说明性方面,这些方面指示了可以实践本文所公开的原理的各种方式,并且所有方面及其等效方面旨在落入所要求保护的主题的范围内。通过结合附图阅读下面的详细描述,本公开的上述以及其它目的、特征和优势将变得更加明显。遍及本公开,相同的附图标记通常指代相同的部件或元素。

图1为根据本发明的示例计算设备100的框图;

图2示出了根据本发明一些实施例的生成排期数据的方法200流程图;

图3示出了根据本发明一个实施例中确定排期参数的GUI示意图;

图4示出了根据本发明一个实施例中排期列表的GUI示意图;以及

图5示出了根据本发明一个实施例的生成排期数据的客户端500的框图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。

图1是示例计算设备100的框图。在基本的配置102中,计算设备100典型地包括系统存储器106和一个或者多个处理器104。存储器总线108可以用于在处理器104和系统存储器106之间的通信。

取决于期望的配置,处理器104可以是任何类型的处理,包括但不限于:微处理器((μP)、微控制器(μC)、数字信息处理器(DSP)或者它们的任何组合。处理器104可以包括诸如一级高速缓存110和二级高速缓存112之类的一个或者多个级别的高速缓存、处理器核心114和寄存器116。示例的处理器核心114可以包括运算逻辑单元(ALU)、浮点数单元(FPU)、数字信号处理核心(DSP核心)或者它们的任何组合。示例的存储器控制器118可以与处理器104一起使用,或者在一些实现中,存储器控制器118可以是处理器104的一个内部部分。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京齐尔布莱特科技有限公司,未经北京齐尔布莱特科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510654759.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top