[发明专利]一种存储器测试装置及一种存储器芯片测试方法

权利要求书

1.一种存储器测试装置，能对多个同类型的被测芯片进行同测，包括依次连接的算法向量发生器、数字比较器、失效地址存储器；所述算法向量发生器存放有用于存储器功能测试的测试向量信息；所述数字比较器用于将每个被测芯片的输出响应与所述测试向量的期待值相比较，来判断被测存储器芯片是否失效；其特征在于，所述存储器测试装置还包括触发器，所述失效地址存储器主要由相等长度的连续多个存储记录单元组成，所述触发器在数字比较器判定某个被测存芯片失效时，触发失效地址存储器将失效的被测芯片的失效比特的地址数据存储至相应的存储记录单元；所述存储记录单元存储的失效比特的地址数据包括被测芯片用于同测的标识地址和相对地址以及失效比特在被测芯片内的行列地址信息；

所有被测芯片位于一晶圆中，所述晶圆上有存储器芯片阵列形成的多个同测接触，每个同测接触中有用于同测的多个被测芯片；被测芯片用于同测的标识地址为被测芯片所在的同测接触在所述晶圆中的标识地址，被测芯片用于同测的相对地址为所述被测芯片在其所在同测接触中的地址；存储记录单元的长度取决于同测接触的数量、存储器芯片阵列的大小以及被测芯片的容量。

2.如权利要求1所述的存储器测试装置，其特征在于，当同测接触的数量为2⁹，每个同测接触中的同测的被测芯片数量为2⁷，被测芯片为2¹¹行*2¹²列*2³IO的64M闪存时，所述存储记录单元的长度为42比特。

3.如权利要求1所述的存储器测试装置，其特征在于，所述存储器测试装置还包括管脚连接器、波形控制器、可编程数据选择器以及时序发生器；所述时序发生器模块产生主时钟信号；算法向量发生器连接时序发生器和可编程数据选择器，并根据所述主时钟信号输出测试向量至所述可编程数据选择器；可编程数据选择器连接波形控制器，并根据所述主时钟信号将每个测试向量扩展到其对应的同测测试通道中；波形控制器设置在测试通道上，通过管脚连接器连接被测芯片，并根据主时钟信号和测试向量生成被测芯片测试需要的波形，所述波形分别输出至管脚连接器和数字比较器；管脚连接器连接被测芯片所在负载板的引脚，并将所述波形作一定电压幅度调整后，输出至被测芯片。

4.如权利要求1所述的存储器测试装置，其特征在于，连续的存储记录单元按顺序被访问。

5.一种存储器芯片测试方法，其特征在于，包括以下步骤：

在具有失效地址存储器的存储器测试装置上连接一个被测晶圆，所述晶圆上有存储器芯片阵列形成的多个同测接触，每个同测接触中有用于同测的多个被测芯片；

所述存储器测试装置为同测的被测芯片分发相同的测试向量以进行功能测试；

所述存储器测试装置获取同测的每个被测芯片对所述测试向量的输出响应，并与所述测试向量的期待值相比较，以判断被测芯片是否失效；

一旦判定某个被测芯片失效，所述存储器测试装置过滤掉该被测芯片中通过测试的比特的地址数据，仅将失效比特的地址数据存储到所述失效地址存储器相应的存储记录单元中，所述失效地址存储器主要由相等长度的连续多个存储记录单元组成，每个存储记录单元存储的失效比特的地址数据包括被测芯片用于同测的标识地址和相对地址以及失效比特在被测芯片内的行列地址信息；

被测芯片用于同测的标识地址为被测芯片所在的同测接触在所述晶圆中的标识地址，被测芯片用于同测的相对地址为所述被测芯片在其所在同测接触中的地址；存储记录单元的长度取决于同测接触的数量、存储器芯片阵列的大小以及被测芯片的容量。

6.如权利要求5所述的存储器芯片测试方法，其特征在于，当同测接触的数量为2⁹，每个同测接触中的同测的被测芯片数量为2⁷，被测芯片为2¹¹行*2¹²列*2³IO的64M闪存时，所述存储记录单元的长度为42比特。