[发明专利]一种应用于阵列系统的高精度低功耗三段式TDC电路

说明书

技术领域

本发明涉及一种可应用于阵列系统中的新型高精度低功耗三段式时间数字转换(TDC)电路，该电路有效地节省了面积并降低了功耗，故可较好地应用于像素阵列时间测量系统中。

背景技术

时间数字转换器(Time Digital Converter，TDC)是一种常见的用于时间测量的数模混合电路，它可将时间间隔进行量化并形成高精度的数字值，并实现数字输出。ROIC(Readout Circuit)是红外探测系统中的关键模块，而时间数字转换器作为时间测量电路，可将被测时间模拟量转换为数字信号，是构成ROIC的核心模块。在特定的测量范围内提高测量精度对阵列式TDC十分关键，其中测量精度与电路面积正相关。而像素阵列的应用条件，面积和功耗的限制极大地增加了TDC量化性能实现的技术难度，在保证一定测量范围的前提下，导致目前阵列式TDC仍存在精度无法进一步降低的情况。

一般的三段式结构由于存在更细的误差提取及量化的过程，被测量时间初始时刻相位如有偏差，则无法实现同时检测；另外，大阵列中三段式TDC结构的中段时间余量需要细量化，这样又要求采用并列结构，功耗和资源又成问题。因此单像素高精度三段式TDC结构很难用于大阵列中。目前来看，适用于大阵列的阵列式TDC主要集中在两段式结构上，且由于电路面积的限制，复杂的两段式TDC结构不适用，而简单的两段式TDC结构又由于宽量程的约束，限制了精度的降低。因此阵列型TDC的精度很难进一步提高，迫切需要设计出适用于阵列使用的新结构，突破精度的制约。因此，阵列TDC的发展仍存在巨大空间。本设计提出的三段式TDC电路在一定程度上解决了面积和功耗的限制性问题，对阵列系统的应用具有很大的意义。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种新型结构的三段式时间数字转换电路，相比传统的两段式TDC结构，不仅可以实现宽范围、高精度的测量，同时简化了电路结构，并减小了系统的面积和功耗。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种应用于阵列系统的高精度低功耗三段式TDC电路，包括低频时钟输出控制电路、低段位时间数字转换电路、中段位时间数字转换电路和高段位时间数字转换电路，时间间隔的测量由低段位时间数字转换电路、中段位时间数字转换电路和高段位时间数字转换电路三部分分段量化完成，实现7bit+2bit+4bit三段计数的功能；

低段位时间数字转换电路包括压控延迟线环振电路和低段位锁存传输电路，通过压控延迟线环振电路完成低段量化时间的记录；

中段位时间数字转换电路包括中段位异步减法计数/锁存传输电路，利用压控延迟线环振电路产生的信号作为控制信号，通过中段异步减法计数电路完成中段量化时间的记录；

高段位时间数字转换电路包括高段位线性反馈移位计数/传输电路，利用中段异步减法计数电路产生的信号作为控制信号，通过线性反馈移位计数电路完成高段量化时间的记录；

低段位时间数字转换电路、中段位时间数字转换电路和高段位时间数字转换电路的量化结果均通过锁存电路进行存储，在读取数据时全部通过高段位线性反馈移位计数/传输电路以二进制形式进行串行输出。

具体的，低频时钟输出控制电路的输入信号为低频时钟信号L_CK、起始信号EN和终止信号STOP，输出信号为时钟信号LCK_OUT。

具体的，低段位时间数字转换电路包括压控延迟线环振电路和低段位锁存传输电路，压控延迟线环振电路的输入信号为起始信号EN，输出信号经低段位锁存传输电路串行传输并组成串行输出数据的低段位信号；压控延迟线环振电路包括由四级延迟单元构成的压控环振单元，延迟单元的压控信号为稳定的外部偏置电压，级延迟单元的四个输出作为压控环振单元的四个节点；起始信号EN上升沿作为压控延迟线环振电路的门控信号，压控环振单元的四个节点循环产生八个节点状态，实时变化的节点状态输入低段位D触发器的状态端口，当终止信号STOP上升沿到来时，节点状态通过低段位D触发器进行锁存，当起始信号EN下降沿到来时，锁存信号通过高段位线性反馈移位计数/传输电路进行串行输出，通过译码表得到相应节点状态所对应的译码值m，低段位量化值为(m/8)·t_L；t_L为低段位D触发器的周期。