[发明专利]一种射频芯片及其无源器件的封装结构和封装方法

说明书

技术领域

本发明涉及射频微系统封装领域，具体是指一种基于嵌入式晶圆级封装的射频传输结构及加工方法。

背景技术

系统级封装在微系统技术领域是一个全新的封装概念，是指通过对数字信号、射频、光学、MEMS的协同设计和制造，将多芯片和分立器件等集成于一个单塑封体中，并使该单塑封体具备系统级的功能。

T/R收发组件是相控阵雷达中的射频微系统，其射频模块的封装方法一般采用引线键合将微波射频芯片与LTCC或微波介质板上的射频电路连接，而分立器件(如去耦电容、电感或电阻)则通过SMT表面贴装工艺焊接到LTCC或微波介质板上。由于涉及引线键合和SMT表面贴装两个不同的连接方法，导致组装工序复杂，对T/R组件的加工效率和成品率带来了不利的影响。另外，封装会给射频信号带来损耗，例如，在QFN、BGA或FC封装中，射频信号需要通过键合丝、引线框架或封装基板进行传输。射频信号从塑封体内部传输至塑封体外部的距离较长，会带来阻抗匹配的设计难题和较高的寄生效应，难以实现最优化的封装设计，这些都给射频信号完整性带来负面影响，在较高射频频率时尤为严重。

公开号为CN101567351A和CN102236820A的专利公开了一种微型射频模块及其封装方法，它对射频芯片和负载电容采用QFN封装结构，通过键合丝将芯片与QFN内引脚互连。但键合丝具有较高的寄生效应，以及难以进行较好的阻抗匹配设计，尤其在高频率下，对一些寄生敏感的射频芯片，可能会产生较高的损耗。

发明内容

本发明提出一种基于嵌入式晶圆级封装的射频芯片封装方法，解决了上述难以进行较好的阻抗匹配设计以及由于寄生效应产生较高的损耗的问题。

本发明涉及两个要素：基于嵌入式晶圆级封装方法的射频传输结构设计以及实现这种结构的加工方法。

嵌入式晶圆级封装(EmbeddedWaferLevelPackage)是在扇出型晶圆级封装(Fan-outWaferLevelPackage)的基础上发展而成的一种新封装形式。嵌入式晶圆级封装具有较高的集成度和灵活度，它不仅可以封装芯片，还可以将芯片周边的分立器件一起进行封装集成，从而获得一个具有系统级功能的单塑封体。

嵌入式晶圆级封装的优点是可以通过再布线技术(Redistributionlines,RDL)在同一平面上，实现射频芯片之间或与无源器件之间的射频信号传输、互连或芯片端口的重新分布，而无需通过传统封装所采用的引线键合或封装基板作为传输中介。因此，RDL再布线技术可以消除引线键合或封装基板所带来的寄生效应，而且可以通过设计阻抗匹配的射频信号传输结构，进一步降低射频信号的损耗。

本发明是采用以下技术手段解决上述技术问题的：一种射频芯片及其无源器件的封装结构，包括塑封体(4)以及RDL再布线层(5)，所述RDL再布线层(5)设置在塑封体(4)的表面，射频芯片(1)及无源器件(2)塑封在塑封体(4)内。

作为进一步具体的技术方案，所述RDL再布线层(5)由高分子聚合物(52)和金属化层(54)所构成，高分子聚合物(52)覆盖在整个塑封体(4)的表面，金属化层(54)被包裹在高分子聚合物(52)内，金属化层(54)连接射频芯片(1)及无源器件(2)的端口和外部电路。

作为进一步具体的技术方案，金属化层(54)包含金属化图层(542)、金属化通孔(544)，以及BGA焊盘(546)，金属化图层(542)之间采用金属化通孔(544)进行连接，距离射频芯片(1)最近的金属化图层(542)通过金属化通孔(544)连接射频芯片(1)的端口，该距离射频芯片(1)最近的金属化图层(542)同时通过金属化通孔(544)连接到其他无源器件(2)的端口，距离高分子聚合物(52)外表面最近的金属化图层(542)通过金属化通孔(544)连接BGA焊盘(546)，BGA焊盘(546)分布在RDL再布线层(5)的表层，所述BGA焊盘(546)与外围电路通过BGA焊球互连。

作为进一步具体的技术方案，所述金属化图层(542)为2～3层。

作为进一步具体的技术方案，每层金属化图层(542)厚度为5～8μm。

作为进一步具体的技术方案，所述金属化通孔(544)高度为10～15μm。