[发明专利]半导体晶体管金属栅的集成工艺方法有效
| 申请号： | 201510661889.2 | 申请日： | 2015-10-14 |
| 公开（公告）号： | CN106601674B | 公开（公告）日： | 2019-08-06 |
| 发明（设计）人： | 杨红;王文武;赵超;殷华湘 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/28;H01L29/49 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 晶体管 金属 集成 工艺 方法 | ||
1.一种半导体器件制造方法，其特征在于包括如下步骤：
提供衬底；
形成在所述衬底上的多个器件区域，其中至少包括第一器件区域，第二器件区域和第三器件区域；
在多个器件区域分别形成源漏区域和虚设栅极堆栈；
全面性沉积层间介质层，并通过平坦化工艺处理暴露出所述虚设栅极堆栈的顶面；
去除所述虚设栅极堆栈，形成栅极凹槽；
沉积高K栅极绝缘层和第一栅极材料层；
形成图案化的第一光刻胶层，其仅暴露出所述第一器件区域；
沉积第二栅极材料层，通过剥离工艺移除所述第一光刻胶层及位于其上的所述第二栅极材料层，使所述第二栅极材料层仅位于所述第一器件区域；
形成图案化的第二光刻胶层，其仅暴露出所述第一器件区域和所述第二器件区域；
沉积第三栅极材料层，通过剥离工艺移除所述第二光刻胶层及位于其上的所述第三栅极材料层，使所述第三栅极材料层仅位于所述第一器件区域和所述第二器件区域；
沉积第四栅极材料层，并进行平坦化工艺处理，使所述第一栅极材料层、第二栅极材料层、第三栅极材料层和第四栅极材料层仅位于所述栅极凹槽之中。
2.根据权利要求1所述的方法，其特征在于，所述第一栅极材料层、第二栅极材料层、第三栅极材料层和第四栅极材料层的材料为金属、合金或金属化合物，各自具有单层或者多层结构。
3.根据权利要求1所述的方法，其特征在于，所述高K栅极绝缘层选自以下材料之一或其组合构成的一层或多层：Hf氧化物，Hf基多元氧化物和稀土基多元氧化物。
4.根据权利要求1所述的方法，其特征在于，所述高K栅极绝缘层选自以下材料之一或其组合构成的一层或多层：HfO2、HfAlON、HfLaON、HfSiON、CeO2-HfO2、LaLuO3。
5.根据权利要求1或2所述的方法，其特征在于，各个栅极材料层为相同或者不同的材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510661889.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
