[发明专利]一种电熔丝存储单元和电熔丝存储阵列

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种电熔丝存储单元和电熔丝存储阵列。

背景技术

在半导体技术领域中，电可编程熔丝(eFuse)技术由于具有与CMOS逻辑器件兼容以及易于使用等优势而作为一次可编程(OTP)存储器在很多电路中得到广泛的应用。

eFuse技术根据电迁移理论，通过电熔丝被电流的熔断与否来存储信息，多晶硅电熔丝在熔断前电阻很小，在持续的大电流熔断后电阻可视做无穷大，并且电熔丝断裂的状态将永久的保持。eFuse技术已经广泛的用于冗余电路来改善芯片失效的问题或者晶片的ID，设备的基本码等等，来取代小容量的一次可编程存储器。

图1A示出了现有的eFuse存储单元的示意图，eFuse存储单元，包括电熔丝和一个NMOS晶体管，该NMOS晶体管是读写复用的晶体管，其具有比较大的尺寸，因此其读操作的速度比较低。图1B示出了现有的eFuse存储阵列的示意图，其包括多行和多列eFuse存储单元，每个eFuse存储单元中的NMOS的栅极连接字线WL，字线WL是控制读操作的信号线，通过电熔丝的电流受到读电流和持续时间的限制，因此，限制了读操作的次数。

由于多晶硅电熔丝的宽度越来越窄，对于读操作的限制变的更加严重，例如在28nm节点技术时。上述问题的存在，使得eFuse技术只能用于受限的读操作次数的应用中，例如，当系统开启时，用相应的SRAM存储eFuse的宏观数据；再例如，很少读取已经存储的ID，除非需要检查芯片ID。

因此，有必要提出一种新的电容丝存储单元和电熔丝存储阵列，以解决当作小容量的一次储存器时,在某些高速应用时,不再需要利用静态存储器(SRAM)去先读取数据来满足无限制的读次数和与系统同 步的读速度的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种电熔丝存储单元，包括：

电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端；

第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第二端连接，所述第一晶体管的栅极连接读字线，所述第一晶体管的源极连接第一位线；

第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接熔烧字线。

进一步，所述第一晶体管和所述第二晶体管均为NMOS晶体管。

进一步，所述第一晶体管为PMOS晶体管。

进一步，所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级。

进一步，在熔烧时，所述第二晶体管的导通电阻比所述电熔丝的电阻大一个数量级。

进一步，所述第一晶体管的导通电阻比所述熔丝的电阻小一个数量级。

进一步，所述第二晶体管的源极接地。

进一步，所述电熔丝的所述第一端连接第二位线。

本发明实施例二提供一种电熔丝存储阵列，包括：

若干行读字线、若干行熔烧字线、若干列第一位线和若干列第二位线；

成多行和多列排列的若干个电熔丝存储单元，每个所述电熔丝存储单元包括：电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端，第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第二端连接，所述第一晶体管的栅极连接其所在行的所述读字线，所述 第一晶体管的源极连接其所在列的所述第一位线，第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接其所在行的所述熔烧字线。

进一步，还包括若干个PMOS晶体管，每个所述PMOS晶体管的漏极分别与其所在列的所述第二位线相连。

进一步，保持所述PMOS晶体管总是开启，使所述第一晶体管作为读字线控制门。

进一步，所述第一晶体管和所述第二晶体管均为NMOS晶体管。

进一步，所述第一晶体管为PMOS晶体管。

进一步，所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级。

进一步，在熔烧时，所述第二晶体管的导通电阻比所述电熔丝的电阻大一个数量级。

进一步，所述第一晶体管的导通电阻比所述电熔丝的电阻小一个数量级。

进一步，所述第二晶体管的源极接地，所述电熔丝的所述第一端连接其所在列的所述第二位线。