[发明专利]一种单线总线系统的通信方法

说明书

技术领域

本发明涉及总线领域，特别涉及一种单线总线系统的通信方法。

背景技术

传统的通信传输总线都是由多线组成，如I2C、C2、USB、UART都各有两根线，更有SPI、I2S四根线组成的，在单片机处理器上，每根线都必须要占用一个IO口，多线通信使芯片的面积就变大，造成了极大的资源浪费，从而使芯片的造价成本加大。

为了解决多线造成的浪费，人们常常采用单线的通信方式，通信接口达到最省，节约了通用数据端口资源。

现有技术的缺陷为：现有的单线总线系统上电后，在单线总线系统通信的等待阶段即采用高频时钟，造成耗电量的浪费。

发明内容

本发明提供了一种单线总线系统的通信方法，旨在解决现有的设计的在单线总线系统通信的等待阶段即采用高频时钟而造成耗电量的浪费的技术问题。

本发明是这样实现的，一种单线总线系统的通信方法，其中单线总线系统包括至少一个主器件和至少一个从器件，所述主器件和所述从器件通过单线总线进行通信，其特征在于，所述单线总线系统的通信方法包括：

A.所述从设备判断所述单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则执行步骤B；

B.所述从设备判断所述主器件是否发送开启信号，若是，则执行步骤C；

C.将所述单线总线系统的时钟由低频时钟切换到高频时钟。

本发明提供的技术方案带来的有益效果是：

从上述本发明可知，由于其中单线总线系统包括至少一个主器件和至少一个从器件，主器件和从器件通过单线总线进行通信；从设备判断单线总线是否 处于持续时间为大于或等于预设时长的第一电平，若是，则从设备判断主器件是否发送开启信号，若是，则将单线总线系统的时钟由低频时钟切换到高频时钟；因此，实现了在单线总线系统通信的等待阶段采用低频时钟，减少了耗电量的浪费。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的单线总线系统的通信方法的一种流程图；

图2为开启信号时序图；

图3为单线总线系统开启时序图；

图4为高频时钟时1个高电平和1个低电平的脉冲序列图；

图5为低频时钟时1个高电平和1个低电平的脉冲序列图；

图6为本发明实施例提供的单线总线系统的通信方法的另一种流程图；

图7为读数据帧结构图；

图8为写数据帧结构图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供单线总线系统的通信方法的流程，参见图1，单线总线系统的通信方法包括：

101：从设备判断单线总线是否处于持续时间为大于或等于预设时长的第一电平，若是，则执行步骤102。

102：从设备判断主器件是否发送开启信号，若是，则执行步骤103。

具体实施中，开启信号时序可以包括4个频率为0.5kHz的脉冲和4个频率为1kHz的脉冲，如图2所示。

103：将单线总线系统的时钟由低频时钟切换到高频时钟。

例如，当第一电平为低电平时，单线总线系统的开启时序图如图3所示， 在阶段(1)时，单线总线的电平的低电平，在阶段(2)时，单线总线的电平为开启信号，在阶段(2)的结束时，将单线总线系统的时钟由低频时钟切换到高频时钟。

在图1的所有步骤中，单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平。

其中，当单线总线系统的时钟为高频时钟时，单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平具体为：

当连续出现2个低电平脉冲和8个高电平脉冲时，则判定数据为1个高电平。

当连续出现8个脉冲低电平和2个脉冲高电平时，则判定数据为1个低电平。

此时，1个高电平和1个低电平的脉冲序列如图4所示。

其中，当单线总线系统的时钟为低频时钟时，单线总线系统通过判断高电平脉冲和低电平脉冲的连续个数以确定数据为高电平或低电平具体为：

当连续出现2个低电平脉冲和20个高电平脉冲时，则判定数据为1个高电平；