[发明专利]QSGMII PCS发送方向状态机时分复用的架构、其控制方法及系统

权利要求书

1.一种QSGMIIPCS发送方向状态机时分复用的架构，其特征在于，所述架构包括：

4条逻辑通道；

对应所述4条逻辑通道仅配置具有单一频率的一个时钟；

在相同时钟周期下，时分复用4条所述逻辑通道的一个ordered_set状态机和一个code_group状态机；

以及，为每条逻辑通道分别配置的ordered_set状态锁存器和code_group状态锁存器。

2.根据权利要求1所述的QSGMIIPCS发送方向状态机时分复用的架构，其特征在于，所述时钟的时钟频率设置为500MHz。

3.一种QSGMIIPCS发送方向状态机时分复用的架构的控制方法，其特征在于，所述方法包括：

通过同一个GMII接口依次接收数据；

在相同时钟周期下，4条所述逻辑通道依次时分复用同一个ordered_set状态机、code_group状态机对数据进行处理；

将code_group状态机处理后的数据依次进行编码后在一条物理链路上输出。

4.根据权利要求3所述的QSGMIIPCS发送方向状态机时分复用的架构的控制方法，其特征在于，

4条所述逻辑通道分别为逻辑通道0、逻辑通道1、逻辑通道2、逻辑通道3；

4条所述逻辑通道分别对应配置ordered_set状态锁存器0、ordered_set状态锁存器1、ordered_set状态锁存器2、ordered_set状态锁存器3；

“4条所述逻辑通道时分复用同一个ordered_set状态机对数据进行处理”具体包括：

M1、第1n个时钟周期内，n为大于等于1的正整数，接收对应逻辑通道0的GMII接口数据；

将当前接收到的GMII接口数据和ordered_set状态锁存器0的当前状态写到ordered_set状态机；

之后将当前ordered_set状态机的结果锁存到ordered_set状态锁存器0，同时将ordered_set状态机接收到的GMII接口数据直接同步到code_group状态机；

M2、第2n个时钟周期内，接收对应逻辑通道1的GMII接口数据；将当前接收到的数据和ordered_set状态锁存器1的当前状态写到ordered_set状态机；

之后将当前ordered_set状态机的结果锁存到ordered_set状态锁存器1，同时将ordered_set状态机接收到的数据直接同步到code_group状态机；

M3、第3n个时钟周期内，接收对应逻辑通道2的GMII接口数据；将当前接收到的数据和ordered_set状态锁存器2的当前状态写到ordered_set状态机；

之后将当前ordered_set状态机的结果锁存到ordered_set状态锁存器2，同时将ordered_set状态机接收到的数据直接同步到code_group状态机；

M4、第4n个时钟周期内，接收对应逻辑通道3的GMII接口数据；将当前接收到的数据和ordered_set状态锁存器3的当前状态写到ordered_set状态机；

之后将当前ordered_set状态机的结果锁存到ordered_set状态锁存器3，同时将ordered_set状态机接收到的数据直接同步到code_group状态机。