[发明专利]一种FPGA加速卡高速存储系统

说明书

本发明公开了一种FPGA加速卡高速存储系统，包括PCIe硬核模块、FPGA模块以及DDR3存储模块；其中，所述FPGA模块用于将待存储数据进行同步缓存与格式转换，并将所述待存储数据存入至所述DDR3存储模块，所述DDR3存储模块为高速大容量缓存；所述PCIe硬核模块通过IO接口与所述DDR3存储模块的接口相连，用于以直接内存访问的方式将所述待存储数据高速上传到系统内存中，以进行后续处理。本发明通过FPGA作为控制中心，以FPGA中提供的PCIe硬核实现高速DMA读写，同时以DDR3作为大容量缓存，具有较高的数据带宽和良好的性能。

技术领域

本发明涉及FPGA加速卡高速存储系统技术领域，特别是涉及一种FPGA加速卡高速存储系统。

背景技术

高速数据采集、视频图像处理、卫星遥感测量等领域中，对高速大容量数据的传输及存储提出了更高的要求，从早期传输速度以KB/s为单位到现在以GB/s为单位，整个存储速度发生了质的飞跃。

目前对高速存储系统的研究主要分为三个方面：(1)基于SATA技术的高速存储系统；(2)基于PCI/PCI-X总线的高速存储系统；(3)基于PCIe总线的高速存储系统。PCIe作为第三代高速互联总线技术，不仅向下兼容PCI总线，而且还解决了PCI体系结构中存在带宽、数据传送质量和流量控制上的缺陷。PCIe总线由于采用串行差分总线进行数据传输，因此能够减小硬件设计的成本和复杂性，同时系统的数据带宽和稳定性也有很大提高。PCIe总线时钟频率可以做到2.5GHz，在V3.0协议中更是高达5.0GHz，如此高的总线频率使得PCIe总线具备极高的数据传输带宽。目前V2.0协议、X16的PCIe总线峰值带宽可以达到80GT/s。

鉴于此，本发明提供了一种FPGA加速卡高速存储系统，以提高数据传输的带宽以及性能。

发明内容

本发明的目的是提供一种FPGA加速卡高速存储系统，目的在于提高数据传输的带宽以及性能。

为解决上述技术问题，本发明提供一种FPGA加速卡高速存储系统，包括PCIe硬核模块、FPGA模块以及DDR3存储模块；

其中，所述FPGA模块用于将待存储数据进行同步缓存与格式转换，并将所述待存储数据存入至所述DDR3存储模块，所述DDR3存储模块为高速大容量缓存；

所述PCIe硬核模块通过IO接口与所述DDR3存储模块的接口相连，用于以直接内存访问的方式将所述待存储数据高速上传到系统内存中，以进行后续处理。

可选地，还包括：

所述PCIe硬核模块将硬盘中待读取数据导入到系统内存，再通过所述直接内存访问的方式将所述待读取数据高速存入到所述DDR3存储模块中。

可选地，所述PCIe硬核模块包括：发送引擎状态机、接收引擎状态机、DMA控制状态寄存器以及中断控制模块；

其中，所述发送引擎状态机用于发起以PCIe板卡为主的直接内存访问的读写请求；

所述接收引擎状态机用于接收计算机为主发起的存储器读写请求；

所述DMA控制状态寄存器用于对直接内存访问的传输信息进行保存；

所述中断控制模块用于对直接内存访问的中断进行控制。

可选地，所述DDR3存储模块包括：

上下行FIFO缓存单元、DDR控制器以及控制状态机。

可选地，所述DDR3存储模块传输数据的带宽大于所述PCIe硬核模块传输数据的带宽。

可选地，所述DDR3存储模块以及所述PCIe硬核模块之间进行传输时对数据位宽进行变换。