[发明专利]用于选择性地释放调试接口的设备

权利要求书

1.用于禁止对第一可编程的硬件构件进行配置的设备，所述设备具有第一可编程的硬件构件、开关元件(3)、构造用于操控开关元件(3)的配置开关元件(11)以及第二可编程的硬件构件，

其中，第一可编程的硬件构件具有配置接口(5)、数据接口(7)、配置监视接口(9)和调试接口(8)，所述配置接口构造用于配置第一可编程的硬件构件的逻辑电路(4)，所述配置监视接口构造用于用信号表示逻辑电路(4)的配置过程，所述调试接口(8)构造用于调试和配置逻辑电路(4)，

数据接口(7)为了向逻辑电路(4)进行通信与第二可编程的硬件构件连接，并且第二可编程的硬件构件构造和设置用于配置第一可编程的硬件构件，

其中，配置开关元件(11)与配置监视接口(9)连接并且构造用于在用信号表示逻辑电路(4)的配置过程的情况下通过操控开关元件(3)禁止对调试接口(8)的访问。

2.根据权利要求1所述的设备，其中，开关元件(3)与配置监视接口(9)连接并且构造为使得在通过配置监视接口(9)用信号表示逻辑电路(4)的配置过程的情况下能够禁止对调试接口(8)的访问。

3.根据权利要求1或2所述的设备，其中，开关元件(3)与调试接口(8)借助配置开关元件(11)连接，使得在配置过程时可选地能够或者不能够访问调试接口(8)。

4.根据权利要求3所述的设备，其中，配置开关元件(11)构造用于，在向调试接口(8)传输的操控信号(13)中识别引起配置过程的位串。

5.根据权利要求1或2所述的设备，其中，在存储装置(12)中存储如下信息，根据该信息确定，能够还是不能够通过配置开关元件(11)进行访问。

6.根据权利要求1或2所述的设备，其中，配置开关元件(11)构造为CPLD或者FPGA或者CPU，或者构造为CPLD和FPGA和CPU中的两种或者更多种的组合。

7.根据权利要求1或2所述的设备，其中，配置监视接口(9)构造为数据接口(7)的一部分，并且第一可编程的硬件构件具有如下的逻辑电路(4)，所述逻辑电路向数据接口(7)的该部分用信号表示逻辑电路(4)的配置过程。

8.根据权利要求1或2所述的设备，其中，配置监视接口(9)构造为单独的和专用的配置监视接口。

9.根据权利要求1或2所述的设备，其中，调试接口(8)构造为JTAG接口。

10.根据权利要求9所述的设备，其中，调试接口(8)构造为根据IEEE标准1149.1的JTAG接口。

11.根据权利要求4所述的设备，其中，配置开关元件(11)具有延迟元件，其中，延迟元件构造用于，延迟向第一可编程的硬件构件传输的信号。

12.根据权利要求1或2所述的设备，其中，第一可编程的硬件构件构造为FPGA，第二可编程的硬件构件构造为CPU或者FPGA。

13.根据权利要求1或2所述的设备，其中，配置接口(5)和调试接口(8)通过在第一可编程的硬件构件外部实现的电路提供，并且配置接口(5)和调试接口(8)通过该电路与第一可编程的硬件构件的一个唯一的接口连接或能连接。