[发明专利]半导体封装结构

说明书

本发明提供一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层以及发光二极体晶片；图案化导电层，配置于该绝缘基板上，且包括该接垫及与该接垫电性连接的至少一线路；发光二极体晶片电性接合于图案化导电层上且与线路电性连接，发光二极体晶片于该绝缘基板上覆盖一矩形区域，该接垫相对于该矩形区域的一角落的一顶点对应设置，且该接垫至该角落的该顶点的距离大于等于30微米。本发明提供的整体半导体封装结构具有较佳的出光效率。

本发明是2012年02月23日所提出的申请号为201210042406.7、发明名称为《半导体封装结构》的发明专利申请的分案申请。

技术领域

本发明涉及一种半导体元件，且特别是涉及一种半导体封装结构。

背景技术

晶片封装的目的在于保护裸露的晶片、降低晶片接点的密度及提供晶片良好的散热。常见的封装方法是晶片通过打线(wire bonding)或覆晶接合(flip chip bonding)等方式而安装至一封装载板，以使晶片上的接点可电性连接至封装载板。因此，晶片的接点分布可藉由封装载板重新配置，以符合下一层级的外部元件的接点分布。

然而，目前将适于采用覆晶接合的封装载板直接转换成适于打线接合的封装载板时，焊线接垫的位置是邻近于晶片的侧表面。也就是说，若晶片为发光二极体晶片时，焊线接垫的位置是邻近晶片的发光面。如此一来，当焊线设置于焊线接垫上时，焊线会吸收发光二极体所发出的光，进而降低整体封装结构的发光效率。

发明内容

本发明提供一种半导体封装结构，具有较佳的出光效率。

本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层以及发光二极体晶片。绝缘基板具有上表面。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片覆晶接合于图案化导电层上，其中发光二极体晶片与线路电性连接。发光二极体晶片于图案化导电层上覆盖矩形区域，接垫设置于矩形区域的对角线的延伸位置。

本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层、发光二极体晶片以及保护层。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片覆晶接合于图案化导电层上。保护层配置于图案化导电层上，且保护层暴露矩形区域与接垫。发光二极体晶片配置于矩形区域，且矩形区域暴露部分这些线路，其中接垫与矩形区域的角落之间的距离为接垫与矩形区域之间的最短距离。

本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层以及发光二极体晶片。绝缘基板具有上表面。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片配置于图案化导电层上并与线路电性连接。发光二极体晶片于图案化导电层上覆盖矩形区域，接垫设置于矩形区域的对角线的延伸位置。

本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层、发光二极体晶片以及保护层。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片配置于图案化导电层上并与线路电性连接。保护层配置于图案化导电层上，且保护层暴露矩形区域与接垫。发光二极体晶片配置于矩形区域，其中接垫与矩形区域的角落之间的距离为接垫与矩形区域之间的最短距离。

基于上述，本发明的接垫是与发光二极体晶片在图案化导电层上的正投影(即为矩形)的一角落对应设置。换言之，发光二极体晶片与外部电路电性连接时可以保持一定距离，且接垫的位置是在发光二极体晶片出光强度相对弱的地方，因此可降低外部电路吸收发光二极体晶片所发出的光的可能性，可使得本发明的整体半导体封装结构能具有较佳的出光效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明