[发明专利]高速线阵CMOS图像传感器的列级ADC及实现方法

说明书

技术领域

本发明属电学领域，涉及一种模数转换方法，尤其涉及一种高速线阵CMOS图像传感器的列级ADC及实现方法。

背景技术

线阵图像传感器通过对一个方向或者全部方向扫描目标对象来获得连续的图像。因此,他们通常用于工业检测、航空摄影和卫星成像。越来越多的应用需要高速扫描来提高检测效率,而在某些情况下,目标对象可能快速移动。两种情况下都提出了对高帧率线阵图像传感器的需求。其中，高速ADC是高帧率线阵图像传感器的关键。

阵列级ADC在功耗、帧速率、硅片面积、填充因子中达到一个很好的折中。因此，阵列级ADC在线阵CMOS图像传感器(CIS)中有着广泛的应用。但是列级A/D转换器也面临着以下挑战：

(一)列级A/D转换器在芯片面积，尤其是列宽上，受限于像素尺寸。因此，列级ADC的设计必须在满足列宽指标要求的情况下，版图面积应尽可能的小。

(二)列级A/D转换器中列与列之间的不匹配会引入列级固定模式噪声。因此，为了提高精度还需尽量减小失配造成的影响。

现有的列级ADC中常见的实现方式有：逐次逼近ADC(SARADC)、循环ADC(CyclicADC)和单斜ADC(SSADC)。对于大像素阵列的CIS，每列SARADC处理电路中都需要引入一个DAC，以致芯片面积较大。CyclicADC虽然在转换速率和面积上优于SARADC，但每列转换电路中都需引入一个高速运算放大器，导致了功耗和列级间失配的增加。SSADC通过共用斜坡发生器，每列只需要一个比较器和一个计数器进行数据处理，因此设计简单、功耗低、每列版图面积小且易于实现。此外，单斜ADC相对简单地确保列级间的一致性，电路中只有比较器需要补偿，并可通过自动补偿技术完成。因此，单斜ADC被广泛应用于列级架构的CIS中。

对于N位精度的模数转换，逐次逼近ADC和循环ADC只需要N个周期即可完成，而单斜ADC需要2N个周期完成。可见，随着转换精度的提高，转换时间呈指数趋势增长，这极大地限制了CMOS图像传感器的读出速率。因此，在传统单斜ADC的基础上提高转换速率,以更好地适用于高速线阵CIS,是十分有必要的。

发明内容

为克服现有技术的不足，针对高扫描速度的线阵CIS，在不大幅度增加面积和功耗的条件下，减小列级单斜ADC的转换时间。为此，本发明采取的技术方案是，高速线阵CMOS图像传感器的列级ADC,由串接的模拟电压到世间转换器ATC、时间到数字转换器TDC构成，模拟电压到世间转换器ATC结构为：输入信号经开关S4、S/H、连接到同相端；电流源正端经电容连接到OPA放大器反相端，电流源正端还通过开关S1连接偏置电压和OPA放大器同相端，电流源负端接地，OPA放大器输出端连接反相端，OPA放大器输出端和反相端之间设置有开关S2，OPA放大器输出端和电流源正端之间设置有C1，OPA放大器输出端通过开关S3接偏置电压。

时间到数字转换器TDC由一个锁相环电路(PLL)、一个分频电路(Divider)、两个反相器、一个与门电路、两个D触发器、一个计数器(CoarseCounter)、一个延迟锁相环电路(DLL)、一条游标延迟链(VDL)和一个码值运算器(CodeProcessingCircuit)组成；锁相环电路输出到延迟锁相环电路再输出到游标延迟链，锁相环电路还经过分频器后为计数器、D触发器提供时钟；用于粗量化的计数器负责完成时间到数字转换过程的粗量化，游标卡尺延迟线则负责完成对余量部分的细量化；除了两个输入脉冲信号，即代表时间间隔Tin开始的start信号和代表时间间隔Tin终止的stop信号，在转换过程中还需产生三个控制信号：counter_En信号、ST1和ST2信号，其中，counter_En信号是将start和stop反相信号进行与操作而产生的计数器使能控制信号，ST1信号是stop信号到达时通过D触发器DFF1产生的用来作为VDL所要量化时间间隔的起始信号，ST2信号则是stop信号与其之后的下一个时钟上升沿通过D触发器DFF2产生的，并用来作为VDL所要量化时间间隔的终止信号。