[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：在栅极结构表面以及层间介质层表面形成第一掩膜层；在第一掩膜层表面形成第二掩膜层；在第二掩膜层表面形成第一图形层，相邻第一图形层之间的第一开口图形贯穿所述源漏区和位于相邻源漏区之间的隔离区；以第一图形层为掩膜，刻蚀第二掩膜层直至暴露出第一掩膜层表面；形成若干分立的第二图形层，第二图形层暴露出的区域与有源区一致；以第二图形层为掩膜，刻蚀暴露出的第一掩膜层直至暴露出层间介质层顶部表面；以刻蚀后第一掩膜层为掩膜，刻蚀层间介质层直至暴露出源漏区表面，在层间介质层内形成接触通孔；在接触通孔暴露出的源漏区表面形成金属硅化物层。本发明改善形成的半导体器件的电学性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。

现有的鳍式场效应晶体管的结构包括：位于所述衬底上的鳍部；位于衬底表面且覆盖部分所述鳍部侧壁的介质层；横跨所述鳍部和介质层上、且覆盖部分鳍部侧壁和顶部表面的栅极结构；位于栅极结构两侧的鳍部内的源漏区。所述栅极结构包括：位于介质层表面、鳍部的部分侧壁和顶部表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。为了使所述鳍式场效应管能够与衬底上的其它半导体器件构成芯片电路，所述鳍式场效应管的源漏区、栅极层中的一者或多者表面需要形成导电结构，例如导电插塞或电互连线。

然而，随着工艺节点的缩小，鳍式场效应管的尺寸缩小、器件密度提高，使得形成鳍式场效应管的工艺难度不断增大，形成的鳍式场效应管的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，改善形成的半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括若干有源区和将相邻有源区隔开的隔离区的基底，所述基底表面形成有栅极结构，所述栅极结构两侧的有源区基底内形成有源漏区，所述基底表面以及栅极结构表面形成有层间介质层；在所述栅极结构表面以及层间介质层表面形成第一掩膜层；在所述第一掩膜层表面形成第二掩膜层，且所述第二掩膜层的材料与第一掩膜层的材料不同；在所述第二掩膜层表面形成若干分立的第一图形层，所述第一图形层投影于栅极结构顶部表面的图形至少铺满栅极结构顶部表面，相邻第一图形层之间具有第一开口，所述第一开口的图形贯穿所述源漏区和位于相邻源漏区之间的隔离区；以所述第一图形层为掩膜，刻蚀所述第二掩膜层直至暴露出第一掩膜层表面；去除所述第一图形层；在所述暴露出的第一掩膜层表面和刻蚀后第二掩膜层表面形成若干分立的第二图形层，所述第二图形层位于相邻源漏区之间的隔离区正上方，且所述第二图形层暴露出的区域与有源区一致；以所述第二图形层为掩膜，刻蚀所述暴露出的第一掩膜层直至暴露出层间介质层顶部表面；去除所述第二图形层；以刻蚀后第一掩膜层为掩膜，刻蚀所述层间介质层直至暴露出源漏区表面，在所述层间介质层内形成接触通孔；在所述接触通孔暴露出的源漏区表面形成金属硅化物层。

可选的，所述隔离区内形成有隔离层，所述第二图形层位于部分隔离层正上方。

可选的，所述第一开口位于所述部分隔离层正上方，还位于紧挨所述部分隔离层的源漏区正上方。