[发明专利]一种阻变存储器电路

说明书

技术领域

本发明涉及一种阻变存储器电路，适用于存储领域。

背景技术

半导体存储器诞生于上世纪60年代，至今已有大约50年的发展史。经过50年的发展，存储器种类也越来越多，然而不同种类的存储器有着截然不同的特性。若按照存储方式和功能来分，半导体存储器可分为挥发性存储器(随机存储器RAM)和非挥发性存储器(只读存储器ROM)两大类，挥发性存储器是指存储器存储的信息需要电维持，存储器断电后，数据丢失，如DRAM(动态随机存储器)，SRAM(静态随机存储器)等都属于挥发性存储器。非挥发性存储器则相反，存储器断电后，存储信息继续保留，如现在主流的“闪存”( Flash )。由于便携式电子产品(手机，mp3、u盘，笔记本电脑)的普及，非挥发性存储器，特别是Flash，所占据的市场份额也越来越大。但这类存储器需要较大的操作电压、较低的存储速度、复杂的电路结构等缺点都难以满足现代电子产品的需要。而且Flash在工艺缩小时按比例缩小存在很大困难，特别是在32nm技术以下，这种存储器难于保证其功能。为解决这些问题，基于以电阻值变化为信息存储方式的多种新型非挥发性存储器得到迅速发展，如铁电存储器(FRAM)，磁存储器(MRAM )，相变存储器(PRAM )，阻变式存储器(RRAM)。

虽然对于铁电存储器，磁存储器，相变存储器的存储机理己有公认的理论解释，但对阻变存储器的阻变机理仍没有统一的，公认的理论解释。尽管如此，阻变存储器拥有低操作电压、功耗低、结构简单、存储密度高、读写速度快、保持时间长、与CMOS工艺相兼容等特点而被广泛研究.从表。随着集成电路与半导体加工工艺的不断进步，现有的存储器越来越难以满足电子产品的需求。作为一种新型非易失存储器，阻变存储器以其优越的性能得到了业界的广泛认可。

发明内容

本发明提供一种阻变存储器电路，包括译码器电路、电平选择电路、灵敏器放大电路，结构简单、易于实现、速度快，适应性好，能够在任何情况下都不会存在误读现象，有效避免串扰问题。

本发明所采用的技术方案是：阻变存储器电路由译码器电路、电平选择电路、灵敏器放大电路构成。

所述行地址译码器的存储阵列的行数为16，因此需要4个行输入地址信号(D6-D9)端口，译码器的输出信号端口有16个(YO-Y15)。译码电路采用两级译码，第一级译码电路为两个2-4译码器，第二级译码电路为16个与门。当译码器工作时，输入地址信号首先被分为两组(D6和D7一组，D8和D9一组)，分别进入第一级译码电路进行译码。译码所产生的信号随后进入第二级译码电路产生字线信号的全译码阵列。

所述列地址写电路译码器的设计行地址译码器的不同之处在于:存储器的列数为32，需要5个输入地址信号(D1-DS)端口，译码器的输出信号端口有32个(y0-y31>。整个译码器，电路分为两级。第一级为一个3-8译码器和一个2一译码器，第二级为32个与门。其中为减小2-4译码器的扇出，在2一译码器输出端接缓冲器。

所述行电平选择电路中，csb为片选信号，write和read分别为写使能信号和读使能信号，data为数据输入端，a为地址线，端口Vread, Vset, Vf1, Vf2。分别为电压输入端口。端口out为输出端口，直接与存储阵列的字线相连，输出端口Y用于产生Reset信号(当片选信号，写使能信号write和地址信号同时有效时，端口Y输出高电平)。由于存储阵列的字线为16,因此共需要16个行电平选择电路。在行电平选择电路中，片选信号。sb的优先级最高，读使能信号read和写使能信号write其次，随后是地址信号，优先级最低的是数据信号。所设计的行电平选择电路能够控制不同电压值的传输，同时注意的是，开关管存在一定的闽值损失。

所述列电平选择电路中,输入端口a是地址信号，write为写使能信号，csb为片选信号，gnd为接地端,为辅助电压输入端:端口。OUT为输出端，直接接存储阵列的位线，输出端口Y用于产生Reset信号(当片选信号，写使能信号write和地址信号同时有效时，端口Y输出高电平)。由于本文设计的存储阵列的位线为32，因此整个存储器共需要32个列电平选择电路。