[发明专利]阵列基板的制作方法

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法。

背景技术

薄膜场效应晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，简称TFFLCD)阵列基板包括位于中心区域的有效显示区(ActiveArea)和位于边缘区域的周边电路区(PeripheralCircuitArea)。有效显示区域设有多条数据线，周边电路区包括布线区，布线区设有将数据线与驱动芯片连接的多条引线。

布线区的引线通常采用如下方式实现：在金属层上涂覆光刻胶；利用掩膜版对光刻胶进行曝光，在光刻胶上形成掩膜版图案；对曝光后的光刻胶进行显影，留下掩膜版图案的光刻胶；在显影后的光刻胶的保护下，对金属层进行刻蚀，形成掩膜版图案的金属层，即多条引线。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

随着显示技术的发展，TFTLCD朝着窄边框、高像素的方向发展，布线区引线的线宽和线距需要减小，但是利用掩膜版进行曝光的分辨率是有限的，如果单纯减小掩膜版图案中的线宽和线距，会造成形成的引线断路或短路。

发明内容

为了解决现有技术会造成形成的引线断路或短路的问题，本发明实施例提供了一种阵列基板的制作方法。所述技术方案如下：

本发明实施例提供了一种阵列基板的制作方法，所述阵列基板包括显示区和位于所述显示区外围的布线区，所述制作方法用于制作位于所述布线区中的线路，所述制作方法包括：

形成第一金属层；

在所述第一金属层上形成第一光刻胶图形；

在所述第一金属层上形成第二光刻胶图形，所述第二光刻胶图形与所述第一光刻胶图形至少部分交错；

在所述第一光刻胶图形和所述第二光刻胶图形的保护下，对所述第一金属层进行刻蚀，形成位于所述布线区中的线路。

在本发明一种可能的实现方式中，所述阵列基板还包括源漏金属层，所述第一金属层为所述源漏金属层。

在本发明另一种可能的实现方式中，所述阵列基板还包括栅金属层，所述第一金属层为所述栅金属层。

在本发明又一种可能的实现方式中，所述第一光刻胶图形由正性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成；

或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由正性光刻胶形成；

或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成。

在本发明又一种可能的实现方式中，所述制作方法还包括：

形成第二金属层，所述第二金属层与所述第一金属层非同一金属层；

在所述第二金属层上形成位于所述布线区中的线路。

可选地，所述在所述第二金属层上形成位于所述布线区中的线路，包括：

在所述第二金属层上形成第三光刻胶图形；

在所述第二金属层上形成第四光刻胶图形，所述第四光刻胶图形与所述第三光刻胶图形至少部分交错；

在所述第三光刻胶图形和所述第四光刻胶图形的保护下，对所述第二金属层进行刻蚀，形成位于所述布线区中的线路。

优选地，所述阵列基板还包括源漏金属层，所述第二金属层为所述源漏金属层。

优选地，所述阵列基板还包括栅金属层，所述第二金属层为所述栅金属层。

在本发明又一种可能的实现方式中，所述制作方法还包括：

在所述对所述第一金属层进行刻蚀之前，检测所述第一光刻胶图形和所述第二光刻胶图形的对位精度是否在设定范围内；

当所述第一光刻胶图形和所述第二光刻胶图形的对位精度超出所述设定范围时，剥离所述第一光刻胶图形和所述第二光刻胶图形，并重新形成所述第一光刻胶图形和所述第二光刻胶图形。

在本发明又一种可能的实现方式中，所述制作方法还包括：

在所述对所述第一金属层进行刻蚀之后，剥离所述第一光刻胶图形和所述第二光刻胶图形。

本发明实施例提供的技术方案带来的有益效果是：

通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。

附图说明