[发明专利]移位寄存器单元及其驱动方法、移位寄存器和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括输入模块、下拉控制模块、上拉控制模块、上拉模块和下拉模块；

其中，所述输入模块与第一触发信号端、第一时钟信号端、低电平端和上拉控制节点连接，所述输入模块用于利用自举效应，将所述第一触发信号端的信号无阈值电压损耗地传输至所述上拉控制节点，所述上拉控制节点为所述输入模块、所述上拉控制模块、所述下拉控制模块和所述上拉模块的连接点；

所述下拉控制模块与所述第一时钟信号端、所述上拉控制节点、下拉控制节点和所述低电平端连接，所述下拉控制模块用于根据所述第一时钟信号端的信号和所述上拉控制节点的信号，控制所述下拉控制节点的信号为高电平信号或低电平信号，所述下拉控制节点为所述下拉控制模块、所述上拉控制模块和所述下拉模块的连接点；

所述上拉控制模块与第二触发信号端、所述低电平端、所述上拉控制节点、所述下拉控制节点、所述下拉模块和所述移位寄存器单元的输出端连接，所述上拉控制模块用于根据所述第二触发信号端的信号和自举效应，控制所述上拉控制节点的信号为高电平信号或低电平信号；

所述上拉模块与所述第一时钟信号端、所述上拉控制节点和所述移位寄存器单元的输出端连接，所述上拉模块用于在所述上拉控制节点的信号和所述第一时钟信号端的信号的控制下，将所述移位寄存器单元的输出端的信号上拉为高电平信号；

所述下拉模块与所述第二触发信号端、所述低电平端、第二时钟信号端、所述下拉控制节点和所述移位寄存器单元的输出端连接，所述下拉模块用于在所述下拉控制节点的信号、所述第二触发信号端的信号和所述第二时钟信号端的信号的控制下，将所述移位寄存器单元的输出端的信号下拉为低电平信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管、第二晶体管、第三晶体管以及第一电容；

其中，所述第一晶体管，其栅极与所述第一触发信号端连接，其第一极与所述第二晶体管的第二极、所述第一电容的第一极连接，其第二极与所述第一触发信号端连接；

所述第二晶体管，其栅极连接所述第一时钟信号端，其第一极与所述低电平端连接，其第二极与所述第一电容的第一极连接；

所述第三晶体管，其栅极与所述第一电容的第一极连接，其第一极与所述上拉控制节点、所述第一电容的第二极连接，其第二极与所述第一触发信号端连接；

所述第一电容，其第二极与所述上拉控制节点连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；

所述第四晶体管，其栅极与所述第一时钟信号端连接，其第一极与所述第五晶体管的栅极和所述第六晶体管的第二极连接，其第二极与所述第一时钟信号端连接；

所述第五晶体管，其栅极与所述第六晶体管的第二极连接，其第一极与所述第七晶体管的第二极、所述下拉控制节点连接，其第二极与所述第一时钟信号端连接；

所述第六晶体管，其栅极与所述上拉控制节点连接，其第一极与所述低电平端连接；

所述第七晶体管，其栅极与所述上拉控制节点连接，其第一极与所述低电平端连接，其第二极与所述下拉控制节点连接。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括第八晶体管、第九晶体管和第二电容；

其中，所述第八晶体管，其栅极与所述第二触发信号端连接，其第一极与所述低电平端连接，其第二极与所述上拉控制节点连接；

所述第九晶体管，其栅极与所述下拉控制节点连接，其第一极与所述低电平端连接，其第二极与所述第二电容的第一极、所述上拉控制节点连接；

所述第二电容，其第一极与所述上拉控制节点连接，其第二极与所述下拉模块、所述移位寄存器单元的输出端连接。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括第十晶体管；

其中，所述第十晶体管，其栅极与所述上拉控制节点连接，其第一极与所述移位寄存器单元的输出端相连，其第二极与所述第一时钟信号端连接。