[发明专利]一种基于CNFET的单边沿脉冲信号发生器

说明书

技术领域

本发明涉及一种脉冲信号发生器，尤其是涉及一种基于CNFET的单边沿脉冲信号发生器。

背景技术

触发器作为时序电路的基础，通常占电路功耗的20％-50％，高性能触发器有利于加快集成电路速率，降低电路功耗。脉冲式触发器相比主从型触发器可以有效降低电路间的延迟，单闩锁结构也大大简化了电路设计。显性脉冲式触发器是由一个独立的脉冲信号发生器和锁存器构成。脉冲信号发生器作为单独部分可以与多个显性脉冲式触发器共享脉冲信号,从而有效地节省硬件开销降低大规模电路功耗。显性脉冲式触发器中脉冲信号发生器的设计将会影响到显性脉冲式触发器的综合性能。然而现有文献往往注重的是对锁存器的研究而对脉冲信号发生器的研究较为缺乏，传统的脉冲信号发生器在功耗，速度等方面的表现并不理想。

集成电路的发展遵循着摩尔定律,但随着芯片设计进入深亚微米阶段,MOS管工艺开始逼近其物理极限,集成电路设计领域面临着许多新的挑战:比如短沟道效应,光刻技术,高的泄漏电流,薄氧化层隧穿效应等。因此,发展新型电子器件及其低功耗电路已成为目前研究领域的热点,如单电子晶体管,双门浮栅晶体管,CNFET管(CarbonNanotubeFieldEffectTransistor，碳纳米管场效应晶体管)等新器件大量涌现。其中CNFET管是一种新型的低功耗高性能器件,它良好的电学和化学特性吸引了不少电子设计者的兴趣.将CNFET应用到低功耗集成电路芯片中,不仅能增强器件的性能,而且还丰富了微小面积芯片的功能,目前利用CNFET设计的低功耗逻辑电路也大量涌现。

文献《DesignoflowpowerandHighperformancePulseFlip-flop》，《Structureanddesignmethodforpulse-triggeredflip-flopatswitchlevelAnexplicit-pulseddouble-edgetriggeredJKflip-flop》中采用MOS管设计的单边沿脉冲信号发生器是一种结构简单，且性能优秀的脉冲信号发生器，其电路图如图1所示。分析图1所示电路可知，该单边沿脉冲信号发生器用一个接地的PMOS管对节点Y进行充放电，用反相器来产生延时的时钟信号clk1后再通过信号竞争在时钟上升沿产生窄脉冲信号cklp输出。分析该单边沿脉冲信号发生器可知，栅极接地的PMOS管M1是一直导通的，在放电路径导通时就会形成从电源VDD至地的短路路径，增加了短路功耗，由此导致该单边沿脉冲信号发生器的功耗增高，并且由于其采用MOS管设计，受MOS管本身特性的局限，其速度也较低。

鉴此，利用CNFET管来设计一种基于CNFET的单边沿脉冲信号发生器提高单边沿脉冲信号发生器的速度、降低单边沿脉冲信号发生器的功耗，对于脉冲式触发器的高速低功耗设计具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种高速低功耗的基于CNFET的单边沿脉冲信号发生器。

本发明解决上述技术问题所采用的技术方案为：一种基于CNFET的单边沿脉冲信号发生器，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管，所述的第一CNFET管、所述的第三CNFET管和所述的第六CNFET管为P型CNFET管，所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管和所述的第七CNFET管为N型CNFET管；