[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成界面层；对所述界面层进行第一退火处理，所述第一退火处理在含氮氛围下进行，使界面层表面形成含氮层；在所述含氮层表面形成高k栅介质层；对所述高k栅介质层进行第二退火处理，使含氮层中的氮离子扩散至高k栅介质层内；在所述高k栅介质层表面形成栅电极层。本发明改善高k栅介质层的介电弛豫问题，从而提高形成的半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体结构的漏电流。

尽管高k金属栅极的引入能够在一定程度上改善半导体结构的电学性能，但是现有技术形成的半导体结构的电学性能仍有待提高。

发明内容

本发明解决的问题是提高一种半导体结构的形成方法，改善半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成界面层；对所述界面层进行第一退火处理，所述第一退火处理在含氮氛围下进行，使界面层表面形成含氮层；在所述含氮层表面形成高k栅介质层；对所述高k栅介质层进行第二退火处理，使含氮层中的氮离子扩散至高k栅介质层内；在所述高k栅介质层表面形成栅电极层。

可选的，所述第二退火处理适于减少高k栅介质层中的氧空位含量。

可选的，所述界面层的材料为氧化硅或氮氧化硅；所述高k栅介质层的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

可选的，所述第一退火处理采用的气体包括NH₃。

可选的，所述第一退火处理还在含氟或氢中的一种或两种氛围下进行。

可选的，所述第一退火处理采用的气体还包括NF₃或H₂。

可选的，所述第一退火处理的工艺参数包括：退火温度为400摄氏度至1100摄氏度，腔室压强为1托至1标准大气压，处理时长为10分钟至120分钟。

可选的，在进行所述第一退火处理之前，所述界面层内含有未成键的硅离子和未成键的氧离子，所述第一退火处理还适于钝化所述未成键的硅离子和未成键的氧离子。

可选的，所述第二退火处理的工艺参数包括：退火温度为400摄氏度至1100摄氏度，腔室压强为1托至1标准大气压，处理时长为10分钟至120分钟。

可选的，在形成所述界面层之前，还包括步骤：在所述基底表面形成伪栅；在所述伪栅两侧的基底内形成源漏区；在所述伪栅两侧的基底表面形成层间介质层，所述层间介质层覆盖伪栅侧壁；刻蚀去除所述伪栅，暴露出基底表面。