[发明专利]嵌入式外延锗硅层的盖帽层的制作方法

说明书

本发明提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；对所述盖帽层依次进行退火工艺和镍硅化工艺。本发明解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种化学机械研磨方法。

背景技术

随着半导体技术的发展，硅衬底半导体器件的特征尺寸不断减小。各种CMOS技术发展都在寻求不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。其中，应力技术是改变硅衬底半导体器件沟道应力、提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。

现有技术利用外延工艺形成外延锗硅层，利用外延锗硅层来提升PMOS器件的空穴沟道迁移率，并且外延锗硅中的锗的含量越高，在器件中引入的压应力越大。

对于PMOS器件区域，外延锗硅层上会覆盖硅盖帽层(Si cap)，来提高外延锗硅层的锗硅的稳定性，并通过形成硅化物降低金属与半导体的接触电阻。由于PMOS器件区域与SRAM器件区域处图形不同从而形成的微加载效应(micro-loading effect)同样会体现在外延锗硅层的生长上。

对于外延锗硅层上的硅盖帽层，SRAM区域因生长外延锗硅层前的氢氟酸清洗步骤会造成浅沟槽隔离结构处SiO₂的损失，特别是浅沟槽隔离结构顶角处的SiO₂损失较多，当生长外延锗硅层到高出STI顶角处时会比PMOS区域满溢(overfill)很多，从而出现<111>晶面，随后的硅盖帽层无法在此晶面上生长，但可以在外延锗硅层的<100>晶面生长。如图1所示的现有技术的形成有外延锗硅层的半导体结构的剖面结构示意图。外延锗硅层12形成于半导体衬底10中，外延锗硅层12两侧为浅沟槽隔离结构11，图中为了简化，将半导体器件的其他结构省略。图中外延锗硅层12的顶部形成有盖帽层13，而外延锗硅层12的侧面靠近浅沟槽隔离结构11顶部的位置没有盖帽层13.

当后续的镍硅化物工艺进行后，在外延锗硅层12<111>晶面因无硅盖帽层会造成高锗组分的外延锗硅层12与镍直接反应，此反应因锗组分的析出形成了高阻相，会带来接触电阻增加的弊端，同时因<111>晶面(即外延锗硅层12的靠近浅沟槽隔离结构的侧面)无硅盖帽层可能会造成高锗组分的外延锗硅层的应力释放。

发明内容

本发明解决的技术问题是提供嵌入式外延锗硅层的盖帽层的制作方法，解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。

为了解决上述问题，本发明提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；

在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；

在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；

对所述盖帽层依次进行退火工艺和镍硅化工艺。

下面结合实施例对本发明技术方案进行详细的说明。

所述单晶硅层的厚度范围为100-200埃，所述多晶硅层的厚度范围为50-200埃。