[发明专利]处理快速的非同步串流的方法及装置

说明书

本发明提供一种处理快速的非同步串流的方法及装置。首先通过存储控制器接收一主机写入请求，其包含一主机写入请求大小；通过存储控制器计算出填满一包含主机写入请求的条纹的时间不少于一主机保障写入时间；以及通过存储控制器处理主机写入请求作为一透写主机写入请求。填满该条纹的时间是条纹大小除以一包含该主机写入请求的主机写入串流的数据速率。该主机保证写入时间是该存储控制器保证主机写入请求送进于写入快取记忆体与条纹存储区域之一者的最大时间区间。

技术领域

本发明有关于一种电脑数据储存系统，尤指一种有效率处理存储控制器快取记忆体内的主机写入数据，使得写入串流效率可以最大化。

背景技术

在数据存储系统内，藉由利用已知的数据快取技术(包含重新写入快取记忆体技术)来提升写入效能。当存储控制器接收到主机电脑的写入请求时，存储控制器将写入数据储存于写入快取记忆体。如果写入快取记忆体内仍有可用的空间，则会通知主机电脑此完成写入请求已经完成。接着开放主机电脑以允许额外的读取或写入请求。如果没有可用的写入快取记忆体空间，存储控制器必须直接移转此写入请求至较慢的存储元件，如此会降低写入效能。

一旦写入数据位于写入快取记忆体内，存储控制器建立多种方式来判断何时以及多少数量的写入数据传送至目标的存储元件。与如此移转相关的动作通常称为自写入快取记忆体释出数据。释出写入数据是很重要的因为其释放出写入快取记忆体的空间以接收来自主机电脑的新写入请求，且数据是以冗余磁盘阵列(RAID)架构存储于存储元件中。当单一或数个存储元件失效时，冗余RAID架构可以对数据进行保存。因此有需要一种有效率处理主机写入请求以及将存储控制器写入快取记忆体的写入数据传送至存储元件的方法。

发明内容

本发明解决现有技术的缺点。依据本发明的数个实施例，提供一种可以有效率地将写入数据由存储控制器传送至条纹存储区域。该方法包含有接收一主机写入请求，其中该主机写入请求包含一主机写入请求大小；计算出填满一包含主机写入请求的一条纹的时间小于一主机保证写入时间；以及处理该主机写入请求以作为一写回主机写入请求。存储控制器将数个写回主机写入请求存储于一写入快取记忆体，以及填满该条纹的时间为该条纹的大小除以包含该主机写入请求的对应的主机写入串流的数据速率。该主机保证写入时间是该存储控制器保证主机写入请求送进于写入快取记忆体以及条纹存储区域之一者的最大时间区间。

在本发明的一实施例中，提供一种存储控制器，该存储控制器可以有效率处理自一个或多个主机电脑写入数据至一包含一个或多个存储元件的条纹存储区域。该存储控制器包含一处理器与一记忆体，该记忆体耦接于该处理器。该记忆体包含一写入快取记忆体以及一主机保证写入时间。该主机保证写入时间是该存储控制器保证主机写入请求送进于写入快取记忆体以及条纹存储区域之一者的最大时间区间。存储控制器接收一主机写入请求，该主机写入请求包含有一主机写入请求大小。该存储控制器计算出填满一包含有该主机写入请求的条纹的时间小于该主机保证写入时间，以及该存储控制器处理该主机写入请求作为一写回主机写入请求。填满该条纹的时间是该条纹的大小除以包含该主机写入请求的对应的主机写入串流的数据速率。

在本发明的另一实施例中，提供一种可以有效率地将写入数据传送至存储元件的系统。该系统包含一主机电脑、一耦接于主机电脑的存储控制器、以及一包含有一个或多个的存储元件且与存储控制器耦接的条纹区域。该存储控制器包含一处理器以及一耦接于处理器的记忆体。该记忆体包含一写入快取记忆体。该主机电脑将一主机写入请求传送至存储控制器，该主机写入请求送进于条纹存储区域之中的一条纹。当主机电脑将主机写入请求传送至存储控制器时，该存储控制器计算出填满该条纹的时间未大于一主机保证写入时间以及处理主机写入请求以作为一写回主机写入请求。填满条纹的时间为包含有主机写入请求的条纹的大小除以包含该主机写入请求的对应的主机写入串流的数据速率。