[发明专利]一种高性能非精确乘法器及其应用方法

说明书

本发明公开了一种高性能非精确乘法器及其应用方法，该非精确乘法器是由非精确Booth编码单元、精确Booth编码单元、精确4‑2压缩器单元、非精确4‑2压缩器单元、非精确压缩树型结构以及超前进位加法器单元组成，其中非精确乘法器的高位m比特是使用精确的Booth编码单元和精确的4‑2压缩器单元、低位的n比特是使用非精确的Booth编码单元和非精确的4‑2压缩器单元。在应用本发明时，非精确乘法器中使用精确Booth编码单元和精确4‑2压缩器单元的位数和使用非精确Booth编码单元和非精确4‑2压缩器单元的位数需要通过软件仿真的方法确定。本发明是一种新型的高速、低功耗、小面积的乘法器，在实时嵌入式处理和其他低功耗数字电路设计领域具有很广阔的应用前景。

技术领域：

本发明涉及基于非精确电路设计领域，尤其涉及一种高性能非精确乘法器及其应用方法。

背景技术：

随着各种移动设备终端的功能体验不断丰富和发展，功耗已经成为制约数字集成电路设计发展的一个关键问题。工业界对于芯片设计的要求已经从追求高性能和小面积转变为对性能、面积和功耗的综合要求。

大量研究表明数字集成电路计算的精确度和功耗呈现出正比的关系，降低计算精确度能达到降低功耗的效果，同时这种能量的节省和功耗的降低是非常明显的。通过降低计算精确度来实现低功耗的方法和设计理念被称为非精确计算，和之前其他技术最大的不同在于非精确计算系统可以将错误限定在可允许的范围内并且不需要添加任何的错误纠正或者补偿措施。

现有的精确乘法器面临着日益严峻的实时和低功耗运算的要求，迫切需要新型的非精确乘法器来进一步的提高性能并降低功耗。

发明内容：

本发明所要解决的技术问题是针对嵌入式实时低功耗应用，提供一种高性能非精确乘法器及其应用方法，该乘法器面积小、速度高、功耗低。

本发明采用如下技术方案：一种高性能非精确乘法器，包括非精确Booth编码单元、精确Booth编码单元、非精确4-2压缩器单元、精确4-2压缩器单元、非精确压缩树形结构以及超前进位加法器单元；

所述精确Booth编码单元是用于两个操作数高位生成部分积，减少部分积的行数并且将部分积传递给压缩器单元使用；

所述非精确Booth编码单元是用于两个操作数低位生成部分积，减少部分积的行数并且将部分积传递给压缩器单元使用；

所述精确4-2压缩器单元是将高位的4个权重一样的部分积压缩成两个，以减少部分积的行数，将所有的部分积压缩成两行，传递给超前进位加法器单元；

所述非精确4-2压缩器单元是将低位的4个权重一样的部分积压缩成两个，以减少部分积的行数，将所有的部分积压缩成两行，传递给超前进位加法器单元；

所述非精确树形结构是在运用Booth编码单元的前提下，Booth编码单元会在部分积的最后一行产生一个补偿位，在此结构中，舍去该补偿位以达到减少部分积行数；

所述超前进位加法器单元是将压缩至两行的部分积，进行最终相加产生最终的结果。

进一步地，所述非精确乘法器的高位m比特使用精确Booth编码单元和精确4-2压缩器单元、低位n比特使用非精确Booth编码单元和非精确4-2压缩器单元，其中m+n＝k，k为乘法器操作数的总比特数。

进一步地，精确Booth编码单元中部分积产生的表达式为：

而非精确Booth编码单元中部分积产生的表达式为：