[发明专利]基于双通道频率分集技术的信号处理器及其信号处理方法

权利要求书

1.一种基于双通道频率分集技术的信号处理器，其特征在于：包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述发射波形产生模块的信号输出端连接双通道数字接收机模块的信号输入端，所述双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端。

2.如权利要求1所述的基于双通道频率分集技术的信号处理器，其特征在于：所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号(f1)和第二射频信号(f2)，所述第一射频信号(f1)和第二射频信号(f2)的频率相异，脉冲宽度相同；所述宽脉冲信号包括第三射频信号(f3)和第四射频信号(f4)，所述第三射频信号(f3)和第四射频信号(f4)频率相异，脉冲宽度相同。

3.如权利要求2所述的基于双通道频率分集技术的信号处理器，其特征在于：所述双通道数字接收机模块包括两个独立的接收通道，分别为第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信号输入端均连接频率分集发射激励信号波形经天馈系统输出的回波信号，第一接收通道和第二接收通道的信号输出端均连接双通道信号处理器模块的信号输入端，所述第一接收通道的两个工作频率分别与第一射频信号(f1)、第三射频信号(f3)的频率相同，所述回波信号经过所述第一接收通道后输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号(f1)和第三射频信号(f3)，每一个脉冲周期中的第一射频信号(f1)的产生时间均小于第三射频信号(f3)产生时间；所述第二接收通道的两个工作频率分别与第二射频信号(f2)、第四射频信号(f4)的频率相同，所述回波信号经过所述第二接收通道后输出第二接收波形信号，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号(f2)和第四射频信号(f4)，每一个脉冲周期中的第二射频信号(f2)的产生时间均小于第四射频信号(f4)产生时间。

4.如权利要求3所述的基于双通道频率分集技术的信号处理器，其特征在于：所述双通道信号处理器模块包括时钟产生单元(10)、信号处理单元(20)、信号频率分集合成单元(30)、存储器单元以及外设接口，所述时钟产生单元(10)的信号输出端分别连接信号处理单元(20)、信号频率分集合成单元(30)、存储器单元的信号输入端，所述信号处理单元(20)与信号频率分集合成单元(30)之间双向通信连接，所述存储器单元分别与信号处理单元(20)、信号频率分集合成单元(30)之间双向通信连接，所述信号处理单元(20)与外设接口之间双向通信连接，所述信号处理单元(20)的信号输入端接收分别由第一接收通道、第二接收通道送来的第一接收波形信号、第二接收波形信号。

5.如权利要求4所述的基于双通道频率分集技术的信号处理器，其特征在于所述信号处理单元(20)包括如下组成部分：

第一FPGA芯片(21)，所述第一FPGA芯片(21)用于接收第一接收波形信号，所述第一FPGA芯片(21)的信号输入端分别连接时钟产生单元(10)、信号频率分集合成单元(30)的信号输出端，所述第一FPGA芯片(21)与存储器单元之间双向通信连接，所述第一FPGA芯片(21)还与信号频率分集合成单元(30)之间通过地址数据总线双向通信连接，第一FPGA芯片(21)的信号输出端连接外设接口的信号输入端，所述第一FPGA芯片(21)的信号输入端连接第一接收通道的信号输出端；

第二FPGA芯片(22)，所述第二FPGA芯片(22)用于接收第二接收波形信号，所述第二FPGA芯片(22)的信号输入端分别连接时钟产生单元(10)、信号频率分集合成单元(30)的信号输出端，所述第二FPGA芯片(22)分别与存储器单元、第一FPGA芯片(21)之间双向通信连接，第二FPGA芯片(22)还与信号频率分集合成单元(30)之间通过地址数据总线双向通信连接，所述第二FPGA芯片(22)与外设接口之间双向通信连接，所述第二FPGA芯片(22)的信号输入端连接第二接收通道的信号输出端。