[发明专利]碳化硅半导体装置和用于制造碳化硅半导体装置的方法

说明书

技术领域

本发明涉及一种具有沟槽栅的碳化硅(下文称为SiC)半导体装置以及 用于制造碳化硅半导体装置的方法。

背景技术

JP-A-2011-101036公开了一种SiC半导体装置，其设置有金属氧化物半 导体场效应晶体管(MOSFET)，MOSFET在元胞区域中具有沟槽栅以及在 围绕元胞区域的周边区域中具有周边高击穿电压结构。

SiC半导体装置包括半导体衬底，其由n⁺型SiC组成并且在其上设置有 n^-型漂移层。在元胞区域中，p型基极区域形成在n^-型漂移层的表面部分中， 并且n⁺型源区域和p⁺型接触层形成在p型基极区域的上部分中。沟槽贯穿p 型基极区域和n⁺型源区域至n^-型漂移层。栅极形成在形成于沟槽的表面上的 栅氧化膜上以形成用于金属氧化物半导体场效应晶体管的沟槽栅结构。

围绕元胞区域的周边区域具有台式结构，台式结构深于形成在元胞区域 中的p型基极区域并且达到n^-型漂移层。在元胞区域和周边区域之间的边界 部分，p型降低表面电场(RESURF)层从侧壁延伸至台式结构的台阶处的 底表面。此外，多个p型保护环层形成在台式结构的底部上以围绕p型 RESURF层的外周，从而形成周边高击穿电压结构。

该结构允许p型保护环层在高漏电压下具有间隔适当距离的等位线以便 降低电场的集中，导致半导体装置具有高击穿电压。

在制造具有上述结构的SiC半导体装置时，如果用于形成沟槽栅结构的 沟槽和台式结构可以同时由能够刻蚀深位置的单个刻蚀步骤形成，那么将能 够简化制造处理。

发明内容

在同时成形沟槽和台式结构时，沟槽应该深于p型基极区域；因此，台 式结构的深度也必然较深。但是，过深的台式结构导致形成在台式结构上的 p型RESURF层以及p型保护环层的厚度降低，导致不充足的击穿电压。因 此，形成沟有预定深度的沟槽以及具有不太深的深度的台式结构是重要的。 这种精确的深度控制要求导致较窄的加工余量。

在SiC半导体装置中，元胞区域中的MOSFET设置有形成在沟槽栅结构 上方的栅布线层和源极以及形成在n⁺型衬底的背侧的漏极。在该MOSFET 中，层间绝缘膜布置在栅极上方以实现栅布线层或者源极和栅极之间的绝缘。 层间绝缘膜应该具有足够用于确保绝缘的预定厚度。但是，层间绝缘膜从衬 底的多余突出引起源极中的台阶差，从而导致劣势，诸如降低源极和键合线 之间的粘合力，以及使栅布线层和源极的图案化准确度低。

此外，在SiC半导体装置中，未考虑在沟槽栅结构中栅极以及栅绝缘膜 的表面的高度，因而会增加衬底表面的不均匀。衬底表面的多余不均匀会引 起诸如在生产半导体装置的后续步骤中的图案化中生成残渣的问题，因而妨 碍降低元件的特征尺寸。

本发明提供了用于制造SiC半导体装置的方法，能够同时成形用于形成 沟槽栅结构的沟槽以及台式结构，而不会降低周边高击穿电压结构的击穿电 压。本发明还提供了SiC半导体装置，其具有能够最小化突出层间绝缘膜的 高度的结构。此外，本发明提供了SiC半导体装置，其具有小特征尺寸。