[发明专利]一种低功耗脑深部电刺激器(DBS)硬件电路

权利要求书

1.一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述的脑深部电刺激器采用低功耗短距离射频通信技术和低频唤醒技术。

2.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述脑深部电刺激器(DBS)由主控电路、低频唤醒电路、射频通信电路、低通滤波电路、压控恒流源电路组成。

3.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述的低频唤醒接收模块负责微处理器休眠状态的唤醒，通知微处理器体外有读写要求，射频通信模块负责接收体外控制器的控制信号和返回体内刺激器的工作状态参数。

4.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述的主控电路中，2401CS、2401CE、24OIMI、240lMO、24O1SCK、240lRQ为与nRF24L01通信传输部分接口，用于接收体外程控参数或发送体内刺激参数以供外部查询。

5.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述主控电路中，电源供电由锂锰纽扣电池CR2450提供，32768外接晶振作为异步实时时钟使用，用来定时唤醒单片机开启与关闭刺激脉冲，系统时钟采用片内1MHZ的RC振荡器。

6.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述低频唤醒电路中，LZ和CZ构成的LF低频并联谐振回路接收体外控制器发射的能量，只要谐振电压大于1mV,ATA5283通过N_WAKEUP触发单片机的中断INT0。

7.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述低频唤醒电路中，单片机通过分析接收到的串行数据，以便控制体内射频收发电路发射与接收。

8.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述DBS射频通信电路采用:Nordic公司生产的短距离无线射频收发芯片nRF24L01，该芯片通过SPI接口和单片机通讯。

9.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述低通滤波器的阶数选用2阶，电路设计选用Sallen-Key结构。

10.根据权利要求1所述的一种低功耗脑深部电刺激器(DBS)硬件电路，其特征是：所述压控恒流源电路，基于单片机ATmega48的PWM控制的D/A输出已完成电压幅度的控制，然后采用双运放压控恒流控制方案。