[发明专利]用于垂直NAND孔蚀刻的镀覆金属硬掩模

说明书

本发明涉及用于垂直NAND孔蚀刻的镀覆金属硬掩模。本文的实施方案涉及到用于形成高深宽比的凹陷特征的方法、装置和系统。通常，这些特征在制造垂直的NAND(VNAND)存储器设备的背景中形成。各种公开的实施方案涉及的工艺流程是涉及：在覆盖下伏的材料堆叠的金属种子层上沉积牺牲柱并使牺牲柱成形，在牺牲柱周围电镀或化学镀覆金属硬掩模材料，去除牺牲柱，蚀刻下伏的材料堆叠，以形成高深宽比的凹陷特征。

技术领域

本发明总体上涉及半导体加工领域，更具体涉及用于垂直NAND孔蚀刻的镀覆金属硬掩模。

背景技术

在制造日益密集的器件的持续压力下，半导体器件行业正在转向使用三维存储器结构。举例来说，NAND快闪存储器已经从平面配置移动到垂直配置(VNAND)。这种垂直配置允许以显著更大的位密度形成存储器件。参与形成VNAND设备的一个操作涉及在交替的材料层的堆叠(stack)中蚀刻孔。当该交替的材料层的堆叠成长为包括较大数目的层时，这个蚀刻操作就变得越来越困难。

发明内容

本文的某些实施方案涉及用于在衬底上形成凹陷特征的方法。通常，衬底包括堆叠的交替的材料，蚀刻的特征具有相对较高的深宽比。各个实施方案利用金属掩模材料以在蚀刻期间保护该堆叠的交替的材料。这种金属掩模材料可以围绕在金属掩模形成后去除的牺牲柱形成。

在本文的实施方案的一个方面，提供了一种用于在衬底上形成凹陷特征的方法，所述方法包括：(a)在衬底上形成牺牲柱，所述衬底包括在下伏材料上方的导电种子层，其中，在要形成凹陷特征的在下伏材料中的区域的正上方形成牺牲柱；(b)在围绕所述牺牲柱的导电种子层上沉积金属硬掩模材料，以通过电镀、化学镀或化学气相沉积形成金属硬掩模层；(c)去除所述牺牲柱，以在所述金属硬掩模层中形成开口；和(d)蚀刻所述下伏材料，由此形成在所述金属硬掩模层中的所述开口正下面的凹陷特征。

在某些实施方案中，所述下伏材料包括交替的氧化硅层和氮化硅层。在其它实施方案中，所述下伏材料包括交替的氧化硅层和多晶硅层。

所述方法可以进一步包括：在(c)后且在(d)之前，通过化学镀或化学气相沉积在所述金属硬掩模层上沉积附加的金属掩模材料，从而缩小所述金属硬掩模层中的开口。这一附加的金属掩模材料可以包括选自由钴、镍、钌、锡、铟、钯、锗及其组合组成的组中的材料。

如所指出的，所述凹陷特征可具有相对高的深宽比。在一些实施方案中，所述凹陷特征具有至少约40的深宽比。在某些情况下，所述凹陷特征具有至少约60的深宽比。在某些情况下，所述特征的深度可以是至少约2.5微米。

多种材料可用于金属硬掩模材料。例如，所述金属硬掩模材料包括选自由钴、镍、钌、锡、铟、钯、锗及其组合组成的组中的材料。类似地，导电种子层可以包括选自由钴、钌、钛、铬、铜及其组合组成的组中的材料。

牺牲柱还可以是任意几种不同的材料。例如，在一些情况下，所述牺牲柱包括选自由碳、硅、氧化硅、氮化硅、碳化硅及其组合组成的组中的材料。在各个实施方案中，所述牺牲柱的材料可以是无定形的。所述牺牲柱可以有约5-200纳米的宽度。所述牺牲柱的深宽比可以是至少约2:1。在某些实施方案中，形成所述牺牲柱包括：沉积牺牲柱材料，沉积一个或多个中间层，沉积光致抗蚀剂层，图案化所述光致抗蚀剂，蚀刻所述一个或多个中间层，以及蚀刻所述牺牲柱材料以形成所述牺牲柱。所述牺牲柱可以通过多种技术沉积，所述技术包括例如CVD工艺、PVD工艺、ALD工艺或旋涂工艺。

如所提到的，所述金属硬掩模层可通过多种技术来沉积。在一些实施方案中，所述金属硬掩模层是通过电镀沉积的。在其它实施方案中，所述金属硬掩模层是通过化学镀沉积的。在其它实施方案中，所述金属硬掩模层是通过CVD技术沉积的。所述金属硬掩模层可具有介于约25nm至约2.5μm之间的厚度。在各种实施方案中，所述方法可进一步包括在(c)后且在(d)之前，去除在所述金属硬掩模层的所述开口中的所述导电种子层。这些和其它特征将在下面参照有关的附图进行说明。