[发明专利]用于提供时间间隔的数字表示的预测性时间数字转换器和方法

说明书

本文公开了提供时间间隔的数字表示的预测性时间数字转换器和方法。在一个示例中，TDC可以包括延迟线、选择电路、和锁存电路。延迟线可以包括多个延迟元件，该多个延迟元件被配置为顺序传送第一信号的第一边缘通过多个延迟元件。选择电路可以被配置为接收第一信号，接收预测信息，并且基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端。锁存电路可以接收第二信号，并且可以在接收到第二信号的第二边缘时锁存延迟线的多个输出。锁存电路的输出可以提供对第一边缘和第二边缘之间的延迟的指示。

技术领域

本主题总地涉及通信架构，更具体地涉及用于发送器、接收器、或收发器的时间数字转换器的装置和方法。一些示例涉及锁相环。一些示例涉及适用于根据一些第三代合作伙伴计划(3GPP)长期演进(LTE)标准来发送包括正交频分多址(OFDMA)信号的正交频分复用(OFDM)信号的发送器。

背景技术

数字收发器架构对于现代无线电非常有吸引力，因为与传统模拟架构相比它们能够提供改善的面积和功率消耗特性。例如，与切换信号的模拟收发器处理电路相比，切换信号的高度数字化的收发器处理电路可以在小规模CMOS工艺中更好地被实现。时间数字转换器(TDC)通常被实现在数字发送器电路中，以将模拟时域信息转换为适用于数字处理域的信息。例如，TDC可以被用在锁相环(PLL)中以测量相位误差、或可以被用在本地振荡器生成中以校准诸如数字时间转换器(DTC)之类的其它时域数字处理电路。通常，TDC可以提供测量机制或电路，以接收第一事件和第二事件并且提供这两个事件之间的时间间隔的数字表示。提供高分辨率和低功耗的TDC对当前的数字信号处理电路(例如，数字发送器、数字接收器、和数字收发器)来说是优选的组件。

发明内容

根据本公开的实施例，提供了一种时间数字转换器(TDC)，包括：延迟线，该延迟线包括多个延迟元件，该多个延迟元件被配置为传送第一信号的第一边缘顺序通过所述多个延迟元件；选择电路，该选择电路被配置为接收所述第一信号，接收预测信息，并且基于所述预测信息来将所述第一信号路由到所述多个延迟元件中的一个延迟元件的输入端；以及锁存电路，该锁存电路被配置为接收第二信号，在接收到所述第二信号的第二边缘时锁存所述延迟线的多个输出，并且输出对所述第一边缘和所述第二边缘之间的延迟的指示。

根据本公开的实施例，还提供了一种提供时间间隔的数字表示的方法，该方法包括：基于在多路复用器处所接收的预测信息来将第一信号多路复用到延迟线的多个顺序相连的延迟元件中的延迟元件的输入端；按顺序方式传送所述第一信号的第一边缘通过所述多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件；当在锁存电路处接收到第二信号的第二边缘时，将所述多个顺序相连的延迟元件的多个输出状态锁存在所述锁存电路处；以及使用所述锁存电路的输出提供对所述第一边缘和所述第二边缘之间的延迟的指示。

根据本公开的实施例，还提供了一种通信设备，包括：参考生成器，该参考生成器被配置为提供参考频率和相位信息；数字时间转换器(DTC)，该DTC被配置为接收所述参考频率和相位信息，从基带处理器接收相位调制信息，并且提供相位调制信号；以及时间数字转换器(TDC)，该TDC被配置为提供针对所述参考生成器或所述DTC的补偿信息，所述TDC包括：延迟线，该延迟线包括多个延迟元件，该多个延迟元件被配置为传送第一信号的第一边缘顺序通过所述多个延迟元件；选择电路，该选择电路被配置为接收所述第一信号，接收预测信息，并且基于所述预测信息来将所述第一信号路由到所述多个延迟元件中的一个延迟元件的输入端；以及锁存电路，该锁存电路被配置为接收第二信号，在接收到所述第二信号的第二边缘时锁存所述延迟线的多个输出，其中，所述锁存电路的输出提供对所述第一边缘和所述第二边缘之间的延迟的指示。

附图说明

在不一定按比例绘制的附图中，相似的标号可描述不同视图中的相似组件。具有不同字母下标的相似标号可表示相似组件的不同实例。附图总地通过示例，而不是通过限制的方式示出了本文档中论述的各种实施例。