[发明专利]一种降低LDPC译码器功耗的方法

说明书

技术领域

本发明属于数字电视接收技术领域，涉及一种降低LDPC译码器功耗的方法。

背景技术

由于LDPC(低密度奇偶校验码)具有良好的纠错性能，近年来逐渐被广泛的用于数字电视传输领域作为信道纠错码。然而LDPC码的特点决定了译码器包含大量并行的迭代译码电路，这种电路规模巨大，并且工作频率通常较高，造成译码器电路功耗巨大。在集成电路上设计LDPC译码器的时候，为了确保集成电路的长期、稳定工作，LDPC译码器的高功耗问题成了必须解决的问题。

现有的LDPC译码器降低功耗的做法如图1所示。在每一次迭代完成时判断译码结果是否收敛，如果译码结果收敛，就停止迭代并输出译码运算结果，如果不收敛需要进一步判断迭代次数N是否达到译码器允许的最大迭代次数(记作N_max)，如果已经达到最大迭代次数，也需要结束译码输出结果，如果尚未达到N_max，就继续进行下一次迭代译码。如果接收机接收到的信号良好，译码器经过少数几次迭代，在迭代次数远未达到N_max之前译码运算结果就可以收敛并输出，从而大大降低了译码器的运算量。上述方法在信号良好的情况下固然有效，但是当接收机收到的信号质量不佳的时候，译码器可能始终需要N_max次的迭代才能输出译码运算结果，这种情况下，传统的降功耗方法就失去效果了。

现有的方法只是将LDPC码字作为一个整体考虑观察码字的收敛过程从而决定是否提前停止迭代输出结果，并没有利用数字电视传输系统中LDPC码字的结构特征。LDPC码字的结构如图2所示由信令域、有效载荷和LDPC校验位构成，其中信令域由传输信令和CRC构成，信令域的CRC用于通过循环冗余计算检查传输信令是否正确。

发明内容

本发明的目的是针对目前LDPC译码器降低功耗的方法在信号不佳的情况下无法降低译码器功耗的缺陷，提出了一种降低LDPC译码器功耗的方法。

本发明的实施步骤为：

步骤1、读入待译码数据，并将迭代次数计数器的值N置0；设置预测门限值N_th和最大迭代次数N_max；

步骤2、进行一次迭代运算，并将迭代次数计数器的值N加1，迭代运算采用传统方法，为成熟的现有技术；

步骤3、对N_max次迭代后码字能否收敛进行预测，预测的步骤为：

步骤①提取信令域数据并对信令域进行CRC校验；所述的CRC校验为循环冗余校验；

步骤②判断信令域CRC校验结果是否正确，如果校验正确，转向步骤③；如果校验不正确，转向步骤5；

步骤③判断迭代计数器的值N是否大于预设值N_th；如果N＞N_th,说明收敛过慢，在N_max次迭代后迭代过程不能收敛，因此不再继续进行后续的迭代操作，直接转向步骤6；如果N≤N_th，说明迭代过程收敛较快，继续进行后续的迭代操作能够达到译码过程的收敛，转向步骤4；

步骤4、判断当前码字是否收敛如果当前码字已经收敛，转向步骤6；如果当前码字尚未收敛，转向步骤5；判断方法采用传统的收敛判断方法，为成熟的现有技术；

步骤5、判断迭代计数器的值N是否等于预设的迭代次数最大值N_max，如果N＝N_max，转向步骤6；如果N＜N_max，转向步骤2进行下一轮迭代操作；

步骤6、结束迭代译码，输出译码结果。

本发明方法利用数字电视传输系统中所用的LDPC码对位于码字起始部分的信令域保护最强，并且信令域最先收敛的特性，在传统的LDPC译码过程中增加一个预测环节，该预测环节提前根据信令域收敛所需的迭代次数对该码字在N_max次迭时能否收敛进行预测，如果预测结果表明在N_max次迭代后仍然无法收敛，则终止迭代过程，直接输出数据，从而达到降低功耗的目的。

附图说明

图1为现有的降低LDPC译码器功耗的方法流程图；

图2为LDPC码字结构示意图；

图3为本发明降低LDPC译码器功耗的方法流程图；

具体实施方式

下面结合附图，用一具体实施例说明本发明的技术方案。不失一般性，在下面的实施例中为了说明方便，取N_max＝50，N_th＝25。

如图3所示，一种降低LDPC译码器功耗的的方法按图中流程：

步骤1、读入待译码数据，并将迭代次数计数器的值N置0；设置预测门限值N_th＝25和最大迭代次数N_max＝50；

步骤2、进行一次迭代运算，并将迭代次数计数器的值N加1，迭代运算采用最小和译码等传统方法；