[发明专利]半导体电路、电压检测电路以及电压判定电路

权利要求书

1.一种半导体电路，其特征在于，具备：

P型MOS晶体管，其具有与电源连接的第一源极、第一漏极、和被供给固定的电位的第一栅极；

输出电路，其根据所述第一漏极的电位来输出作为复位信号或者上电信号的第一输出信号，并且输出第二输出信号；

恒流电源，其与所述第一漏极连接；以及

N型MOS晶体管，其具有被供给固定的电位的第二源极、与所述第一漏极连接的第二漏极、和被施加来自所述输出电路的所述第二输出信号的第二栅极。

2.根据权利要求1所述的半导体电路，其特征在于，

还具备第二N型MOS晶体管，

所述恒流电源是具有被供给固定的电位的第三源极、与所述第一漏极连接的第三漏极、和被施加偏置电位的第三栅极的第一N型MOS晶体管，

所述第二N型MOS晶体管具有与所述第二漏极连接的第四源极、与所述第一漏极连接的第四漏极、和被施加所述偏置电位的第四栅极。

3.根据权利要求1所述的半导体电路，其特征在于，

还具备第一恒流电源，

所述N型MOS晶体管的所述第二漏极经由所述第一恒流电源与所述第一漏极连接。

4.根据权利要求3所述的半导体电路，其特征在于，

所述第一恒流电源是具有与所述第二漏极连接的第三源极、与所述第一漏极连接的第三漏极、和被供给固定的电位的第三栅极的DMOS晶体管。

5.根据权利要求2所述的半导体电路，其特征在于，

所述P型MOS晶体管是连接成在串联连接的多个P型晶体管中的至少一个P型晶体管流动电流的至少一个P型MOS晶体管。

6.根据权利要求2或5所述的半导体电路，其特征在于，

所述第二N型MOS晶体管是多个N型晶体管中的至少一个并联连接的至少一个N型MOS晶体管。

7.根据权利要求2所述的半导体电路，其特征在于，

所述P型MOS晶体管是连接成在串联连接的多个P型晶体管中的至少一个P型晶体管流动电流的至少一个P型MOS晶体管，所述P型MOS晶体管连接为，预先设定的与在所述P型MOS晶体管中流动的基准电流对应的阈值电压的值越高，连接为流动电流的所述P型MOS晶体管的数量越多。

8.根据权利要求2或者7所述的半导体电路，其特征在于，

所述第二N型MOS晶体管是多个N型晶体管中的至少一个并联连接的至少一个N型MOS晶体管，所述第二N型MOS晶体管连接为，预先设定的与在所述P型MOS晶体管中流动的基准电流对应的阈值电压的值越高，连接为并联连接的N型MOS晶体管的数量越多。

9.一种半导体电路，其特征在于，具备：

N型MOS晶体管，其具有被供给固定的电位的第一源极、第一漏极、和与电源连接的第一栅极；

输出电路，其根据所述第一漏极的电位来输出作为复位信号或者上电信号的第一输出信号，并且输出第二输出信号；

恒流电源，其与所述第一漏极连接；以及

P型MOS晶体管，其具有与所述电源连接的第二源极、与所述第一漏极连接的第二漏极、和被施加来自所述输出电路的所述第二输出信号的第二栅极。

10.根据权利要求9所述的半导体电路，其特征在于，

还具备第二P型MOS晶体管，

所述恒流电源是具有与所述电源连接的第三源极、与所述第一漏极连接的第三漏极、和被施加偏置电位的第三栅极的第一P型MOS晶体管，

所述第二P型MOS晶体管具有与所述第二漏极连接的第四源极、与所述第一漏极连接的第四漏极、和被施加所述偏置电位的第四栅极。

11.根据权利要求9所述的半导体电路，其特征在于，

还具备第一恒流电源，

所述P型MOS晶体管的所述第二漏极经由所述第一恒流电源与所述第一漏极连接。