[发明专利]一种基于CadenceAllegro自动打地孔的方法

说明书

技术领域

本发明涉及EDA技术领域，具体是一种基于CadenceAllegro自动打地孔的方法。

背景技术

随着电子信息技术的不断发展，PCB设计的复杂度也越来越大，使PCB设计的周期也越来越长。布局布线做为PCB板上主要的设计部分，如何对其能够高速度高质量的设计，也成为Layout工程师越来越关心的问题。

发明内容

本发明针对目前需求以及现有技术发展的不足之处，提供一种基于CadenceAllegro自动打地孔的方法，来提升PCB的设计速度。

本发明所述一种基于CadenceAllegro自动打地孔的方法，解决上述技术问题采用的技术方案如下：所述基于CadenceAllegro自动打地孔的方法，基于CadenceAllegro的PCB设计软件，使用CadenceSkill语言编写一个自动打地孔的Skill程序，利用编写好的Skill程序，调出CadenceAllegro的PCB设计软件，对布局完成的PCB板进行检测，逐步检测PCB板上的每个零件，若检测到有gnd属性的pin，则自动执行命令；当检测到其他属性的pin时，则跳过该pin，检测下一个pin角。

优选的，确定要打孔的器件并选中，使gnd的属性自动填入到命令中，当命令识别gnd的属性后，再次选中器件；此时，对没有打孔的器件执行自动打孔命令，直至全部打孔完成。

优选的，若检测到有gnd属性的pin时，Skill程序输出为1，反之为0；当检测值为0时，说明此Pin不是gnd属性，则此时不再继续执行命令，为done；当检测值为1时，说明此pin为gnd属性执行skill命令，为on。

优选的，确定要打孔的pin并选中，根据所设置的规则进行打孔，打孔完成后继续检查下一个pin，直至零件的孔全部打出，命令停止，输出为done。

本发明所述一种基于CadenceAllegro自动打地孔的方法与现有技术相比具有的有益效果是：通过本发明能快速对零件gnd属性的pin进行设计，可以快速有效的打出pcb板上的所有gnd孔，避免人工打孔情况下的漏打，避免了在设计中人为进行多步操作带来的大量工作量，从而提高了PCB工程师的工作效率，减少整个PCB的设计时间，提高PCB设计速度与质量。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明所述一种基于CadenceAllegro自动打地孔的方法进一步详细说明。

本发明提出一种基于CadenceAllegro自动打地孔的方法，基于CadenceAllegro的PCB设计软件，使用CadenceSkill语言编写一个自动打地孔的Skill程序，利用编写好的Skill程序，只需要执行一条指令，调出CadenceAllegro的PCB设计软件，将PCB板上零件有gnd属性的pin一键打出地孔，使原来一个一个打地孔的繁琐步骤变成一键完成，从而提高了PCB工程师的工作效率，减少整个PCB的设计时间。

实施例1：

本实施例所述一种基于CadenceAllegro自动打地孔的方法，对布局完成的PCB板进行检测，逐步检测PCB板上的每个零件，若在其中检测到有gnd属性的pin，则自动执行命令；当检测到其他属性的pin时，则跳过该pin，检测下一个pin角。

本实施例所述自动打地孔的方法，确定要打孔的器件并选中，使gnd的属性自动填入到命令中，当命令识别gnd的属性后，再次选中器件；此时对没有打孔的器件执行自动打孔命令，直至全部打出。通过本实施例可以高效的完成pcb打孔的工作，避免人工打孔情况下的情况下漏打，最后布线时带来的大量的工作量，提高PCB设计速度与质量。

实施例2：

本实施例所述基于CadenceAllegro自动打地孔的方法，基于CadenceAllegro的PCB设计软件，使用CadenceSkill语言编写一个自动打地孔的Skill程序，运行编辑好的skill程序，对零件进行选中设置，对零件的每个pin进行逐步检测；与实施例1所述自动打地孔的方法相比，本实施例中，若在其中检测到有gnd属性的pin时，Skill程序输出为1，反之为0；当检测值为0时，说明此Pin不是gnd属性，则此时不再继续执行命令，为done；当检测值为1时，说明此pin为gnd属性执行skill命令，为on。