[发明专利]一种基于仲裁器的绑定前硅通孔测试结构

说明书

本发明公开了一种基于仲裁器的绑定前硅通孔测试结构，针对现有TSV测试方案只能够检测单种故障以及测试精度不高可检测故障范围窄的难题，实现对电阻开路故障、泄漏故障以及两种故障共存的TSV检测。包括参考延时电路、被测TSV模块电路、仲裁器电路、输入节点In、输出节点Out1和输出节点Out2。依次将被测TSV的延迟时间与不同的参考延迟时间比较，仲裁器电路给出比较结果，确定被测TSV是否存在故障以及存在故障的级别。本发明可以有效的检测出存在电阻开路故障、泄漏故障以及两种故障共存的TSV，具有精度高、可检测故障范围广、提供故障分级功能等优点。

技术领域

本发明涉及超大规模集成电路测试技术领域，具体是一种基于仲裁器的绑定前硅通孔测试结构。

背景技术

基于硅通孔（Through-Silicon Via，TSV）的三维集成电路极大地推动了集成电路行业的发展。与传统的二维集成电路不同，三维集成电路通过TSV把多个晶片垂直堆叠，使得它拥有功耗低、带宽高、面积小、性能好、支持异构集成等优点。据估计，基于TSV垂直互连的三维集成电路功耗降低50%，带宽提高8倍，堆叠存储器缩小35%。

当前TSV的制造工艺还不成熟，TSV可能存在微孔和针孔缺陷，这些缺陷导致TSV产生电阻开路故障和泄漏故障，严重降低了三维集成电路的良率和可靠性，因此三维集成电路的TSV测试非常必要。近期国内外许多著名研究结构和学者的学术研究都涉及了三维集成电路TSV的测试，如绑定前TSV测试、绑定后TSV测试等。绑定前测试主要检测TSV是否存在制造缺陷，绑定后测试则检测TSV在绑定过程中是否引入新的缺陷。绑定前阶段晶片未薄化时，TSV底端埋于衬底中限制了TSV的可观察性；在晶片薄化后，虽然TSV底端露出可以访问，但由于测试探针的最小间距远大于TSV的间距，使用探针测试TSV非常困难，绑定前测试仍面临着巨大的挑战。此外，在绑定前阶段检测出故障TSV能够明显增加三维集成电路堆叠的良率，因此绑定前进行TSV测试尤为重要。

采用PMOS管漏电流的方法可以检测TSV的泄漏故障，通过检测发生泄漏故障的泄漏电阻大小来判断TSV是否存在泄漏故障。采用电桥电路的方法可以检测TSV的完全开路故障，比较被测TSV与无故障TSV电容大小来判断TSV是否存在完全开路故障。这类方法只能够检测单类故障且可检测故障范围有限，严重降低了整体三维集成电路的良率。

基于环形振荡器的方法可以检测出TSV的单种电阻开路故障和单种泄漏故障。该方法把TSV作为环形振荡器的负载，通过比较被测TSV的环形振荡器振荡周期与无故障TSV振荡周期来判断TSV是否存在故障。然而该种方法有以下问题：1）测试精度较低，并且能检测的故障范围有限。2）当一个TSV同时存在电阻开路故障和泄漏故障时，两种故障对于环形振荡器振荡周期有着相反的影响，会使得故障效应相互抵消从而导致误测。

发明内容 本发明的目的是提供一种基于仲裁器的绑定前硅通孔测试结构，以克服现有TSV测试方案中存在的不足，该硅通孔测试结构可以检测电阻开路故障、泄漏故障以及两种故障共存情况下的TSV，测试精度高且可检测故障范围广，并且提供TSV故障严重程度分级的功能。

为了达到上述目的，本发明所采用的技术方案为：

一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：包括参考延时电路、被测TSV模块电路、仲裁器电路、输入节点In、输出节点Out1、输出节点Out2，其中：

所述参考延时电路由第一反相器、第二反相器、第三反相器、第四反相器、第一电容、第二电容、第三电容、第四电容、第一四选一多路选择器、第五反相器构成，其中第一反相器、第二反相器、第三反相器、第四反相器的输入端共接至输入节点In，第一反相器、第二反相器、第三反相器、第四反相的输出端一一对应与第一四选一多路选择器的四个输入端连接，且第一反相器、第二反相器、第三反相器、第四反相的输出端还一一对应通过第一电容、第二电容、第三电容、第四电容与地相连接，第一四选一多路选择器的输出端与第五反相器输入端连接，第五反相器输出端连接至仲裁器电路；