[发明专利]半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法

说明书

一种半导体结构和用来于从块体硅晶片所形成的鳍状结构之间形成隔离的方法。块体硅晶片具有一个或多个从该块体硅晶片所形成的鳍状结构。该鳍状结构的形成在该一个或多个鳍状结构之间界定隔离沟槽。各该鳍状结构具有垂直侧壁。使用HPDCVD将4:1或更高比例的氧化层沉积在该隔离沟槽中和该垂直侧壁上，该氧化层被等向性蚀刻，以从该垂直侧壁移除该氧化层以及从该隔离沟槽的底部移除该氧化层的一部分。实质均匀厚的隔离氧化层是形成在该隔离沟槽的该底部，以隔离该一个或多个鳍状结构，并实质降低鳍片高度变化率。

本申请是申请号为201010288319.0,申请日为2010年09月19日，发明名称为“半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法”的中国专利申请的分案申请。

技术领域

本发明大致关于半导体结构与用于制造半导体结构的方法，且尤系关于用于制造具有浅沟槽隔离(shallow trench isolation,STI)之块体鳍状场效应晶体管(FinFET)装置的方法

背景技术

相较于传统的平面金属氧化半导体场效应晶体管(MOSFET)(其利用习知的光刻制造方法制造)，非平面FET(场效应晶体管)包含有各种垂直晶体管结构，并且典型包含二个或多个平行形成的栅极结构。一种此种半导体结构为「FinFET」，其名称取自用以形成个别的栅极沟道的多个薄硅「鳍片」，且典型宽度为数十纳米等级。

尤其，参照例示的先前技术中如图1所示具有FinFET组构的非平面MOS晶体管，FinFET装置10通常包含两个或多个平行的硅鳍状结构(或简称为「鳍片」)12。然而，应了解到FinFET装置可包含只有一个硅鳍状结构。

鳍片是在共同的源极电极与共同的漏极电极之间延伸(图1中未图示)。导电栅极结构16「包覆(wrap around)」在两个鳍片的三侧面上，并且以标准的栅极绝缘体18之层与鳍片分隔。鳍片可适当地掺杂以产生想要的、如技术领域中已知的FET极性，使得栅极沟道是形成在相邻于栅极绝缘体18之鳍片的附近表面。

鳍状结构(以及FinFET装置)可形成在半导体衬底上。半导体衬底可为块体硅晶片(鳍状结构系从该块体硅晶片形成)，或可包括设置在支撑衬底上的绝缘体上覆硅(SOI)。SOI晶片包括硅氧化层，以及覆于该硅氧化层上之含硅材料层。鳍状结构系从含硅材料层形成。鳍状结构典型为利用习知光刻或非等向性蚀刻(例如反应性离子蚀刻(RIE)等等)而形成。

鳍状结构之电性隔离是必须的，以求避免各种装置之间的机电干扰(electromechanical interference；EMI)及/或寄生泄漏路径(parasitic leakagepath)。在块体硅晶片上隔离鳍状结构特别麻烦，因为在鳍状结构之间之块体硅晶片的硅会形成导通路径。浅沟槽隔离(STI)是一种用以电性隔离晶体管或电性装置的技术。典型的STI在半导体装置制造期间系在晶体管形成之前先产生。习知的STI工艺包含经由非等向性蚀刻(例如反应性离子蚀刻)而在半导体衬底内产生隔离沟槽，以及利用化学气相沉积(chemical vapor deposition；CVD)工艺沉积一个或多个介电填充材料(例如硅氧化物)用以填充隔离沟槽。然后，所沉积的介电材料可藉由化学机械研磨(Chemical-MechanicalPolishing；CMP)工艺平坦化，该化学机械研磨工艺移除多余的介电质并产生平面的STI结构，在FinFET装置中，此经过平面化的氧化物接着需要被回蚀(etch back)，以在鳍状结构之间形成5nm至20nm均匀厚的氧化物隔离，以及曝露鳍状垂直侧璧用于进一步的处理。此习知技术难以控制，通常会造成介电层的厚度改变。此外，必须沉积比所需还多之用以提供隔离的介电层填充材料，以求允许回蚀(平面化)。