[发明专利]基于SPRAC V8指令集的指令分类多发射方法

说明书

技术领域

本发明涉及基于SPRACV8指令集的指令分类多发射方法，属于嵌入式应用领域。

背景技术

RISC结构是单发射处理器体系结构设计的一大进展。单发射结构中流水线设计的目标，是做到平均每个周期能执行完成一条指令，即IPC＝1，但由于控制相关、数据相关和资源相关等问题引起的冲突，使得IPC达不到1。通过指令重组、分支预测和前向数据通路等技术可以提高IPC使之接近于1，但不可能大于或等于1。为了突破这一上限，当前嵌入式处理器的总体发展趋势是在保持低功耗的前提下，通过创新指令集和流水线架构来提高处理器的综合性能，适应日益发展的嵌入式系统对于性能的需求。从技术角度，嵌入式处理器主要从浅流水(流水线级数小于8)往深流水(流水线级数超过8)发展，从单发射架构往多发射架构发展。所谓多发射即在一个周期内发出多条指令，通过分时复用执行单元或配置多个执行单元同时进行处理，通过增加寄存器端口同时提交多个执行结果，从而提高处理指令的效率。

SPRACV8(ScalableProcessorArchitectureV8)体系结构作为RISC处理器的经典代表之一，占有十分重要的地位。国产SPRACV8系列处理器面向嵌入式系统，已经成功应用于数字听写机、指纹识别系统、GPS处理器等。随着技术的发展，市场对高性能处理器的需求增强，通过多发射技术来提高SPARCV8处理器的性能适应市场的需求，是一种行之有效的方式。但是目前尚没有针对SPARCV8处理器的多发射方法。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供基于SPRACV8指令集的指令分类多发射方法，实现了指令的并行执行，提高了SPRACV8处理器的性能。

本发明的技术解决方案是：基于SPRACV8指令集的指令分类多发射方法，包括如下步骤：

(1)将SPRACV8处理器划分为取指、译码、执行、访存、写回五个流水级，将SPRACV8指令划分为分支指令、乘除法指令、加载存储指令和其他指令四类，五个流水级之间通过公共数据总线连接，在取指级增加n-1条取指通路，在译码级增加n-1个译码单元，在译码级和执行级之间加入n组保留站，每组保留站与一类指令相对应；在执行级和访存级之间加入重排序缓冲区；根据待执行指令的类别在执行级加入对应的执行单元，所述执行单元包括加法器、移位器、乘法器/除法器和算术逻辑单元；n为自然数，n大于等于1小于8；

(2)取指级从指令缓存中同时取回n条指令，并通过公共数据总线将这n条指令分别发送给译码级n个译码单元，同时取指级将这n条指令在指令缓存中的顺序存放在重排序缓冲区；

(3)译码级n个译码单元对这n条指令进行并行译码，译码的同时分别对每条指令进行跳转指令判断，将判断后得到的待执行指令对应的操作、源地址、目的地址或操作数通过公共数据总线发送给该指令相应的保留站；

(4)各保留站根据指令地址对操作数进行预取，并判断各条指令之间是否存在相关冲突，对于存在相关冲突的指令，将其放在下一周期执行，将不存在相关冲突的m条指令分别通过公共数据总线发送给指令对应的执行单元执行，m为自然数，m小于等于n；

(5)执行单元对m条指令并行执行后，分别将运算结果通过公共数据总线发送给重排序缓冲区；存在相关冲突的指令所在的保留站可通过公共数据总线从重排序缓冲区读取本周期指令的执行结果，作为下一周期指令执行时的操作数；

(6)重排序缓冲区判断这m条指令是否按序排在存在相关冲突的指令之前，如果是，则将m条指令的执行结果通过公共数据总线同时写回对应的存储器或寄存器，否则，将按序排在相关冲突指令之前的指令执行结果同时提交，按序排在后面的指令等待存在相关冲突的指令执行之后写回对应的存储器或寄存器，从而实现了SPRACV8处理器的多发射。

所述步骤(3)中译码级n个译码单元对这n条指令进行并行译码，译码的同时分别对每条指令进行跳转指令判断的实现方式为：

(2.1)译码级通过公共数据总线从重排序缓冲区中读出这n条指令在指令缓存中的顺序，将所述n条指令按顺序进行标识；