[发明专利]基于忆阻器的逻辑门电路

权利要求书

1.一种基于忆阻器的非门逻辑电路，其特征在于，包括：第一多路选择器S1，第二多路选择器S2，第一电阻R1，第一忆阻器M1和第一接地开关Sel1；

所述第一多路选择器S1的选通端具有电源Vdd与悬空floating两路；

所述第一电阻R1的一端与所述第一多路选择器S1的控制端相连，所述第一电阻R1的另一端、所述第一忆阻器M1的一端均与所述第一接地开关Sel1相连，并且作为所述非门逻辑电路的输出端；

所述第一忆阻器M1的另一端连接至所述第二多路选择器S2的控制端；

所述第二多路选择器S2的选通端具有A与接地Gnd两路，其中A作为所述非门逻辑电路的输入端。

2.如权利要求1所述的非门逻辑电路，其特征在于，所述第一忆阻器M1为存储器RRAM、相变存储器PRAM、铁电存储器FRAM或磁存储器MRAM；所述第一忆阻器M1具有高阻与低阻两种状态，当忆阻器两端电压大于阈值+V_t时，忆阻器呈现低阻状态，当忆阻器两端电压小于阈值-V_t时，忆阻器呈现高阻状态。

3.如权利要求2所述的非门逻辑电路，其特征在于，工作时，当非门逻辑电路处于导入输入A状态时，所述第一多路选择器S1选通悬空floating路；所述第二多路选择器S2选通A路，若输入逻辑“1”，所述第二多路选择器S2的A路输出电压+V₀；若输入逻辑“0”，所述第二多路选择器S2的A路输出电压-V₀；第一接地开关Sel1导通；

当非门逻辑电路处于运算结果状态时，所述第一多路选择器S1选通Vdd路；所述第二多路选择器S2处于接地Gnd状态；所述第一接地开关Sel1处于关断状态；

其中，V₀大于阈值V_t，所述Vdd小于所述阈值V_t。

4.一种基于忆阻器的与非门逻辑电路，其特征在于，具有两个输入端和一个输出端，所述与非门逻辑电路包括第三多路选择器S3，第四多路选择器S4，第五多路选择器S5，第二电阻R2，第二忆阻器M2，第三忆阻器M3，第二接地开关Sel2和第三接地开关Sel3；

所述第三多路选择器S3的选通端具有电源Vdd与悬空floating两路；所述第三多路选择器S3的控制端与所述第二电阻R2的一端连接；所述第二电阻R2的另一端和第三忆阻器M3的另一端均与所述第三接地开关Sel3相连，并作为所述与非门逻辑电路的输出端；

所述第二忆阻器M2的一端与第四多路选择器S4的控制端相连，所述第二忆阻器M2的另一端、第三忆阻器M3的一端均与所述第二接地开关Sel2相连，第三忆阻器M3的一端还与第五多路选择器S5的控制端连接；

所述第四多路选择器S4的选通端具有A与floating两路，其中A作为所述与非门逻辑电路的第一输入端；

所述第三忆阻器M3的一端与所述第五多路选择器S5相连，所述第五多路选择器S5具有B，Gnd和floating三路，其中B作为所述与非门逻辑电路的第二输入端。

5.如权利要求4所述的与非门逻辑电路，其特征在于，第二忆阻器M2和第三忆阻器M3为存储器RRAM、相变存储器PRAM、铁电存储器FRAM或磁存储器MRAM；忆阻器具有两种高阻与低阻两种状态，忆阻器两端电压大于阈值+V_t时，忆阻器呈现低阻状态，当忆阻器两端电压小于阈值-V_t时，忆阻器呈现高阻状态。