[发明专利]基于FPGA的NOR Flash抗辐照性能测试系统

说明书

技术领域

本发明属于空间辐射效应及加固领域，涉及一种基于FPGA的NORFlash抗辐照性能测试系统，通过对NORFlash抗辐照性能的地面模拟测试，可获得辐照环境下NORFlash发生错误的几率数据。

背景技术

集成电路测试是集成电路产业链中重要的构成部分，应用于集成电路的生产的整个过程，在保证产品性能、质量上具有不可替代的作用。

作为集成电路产品中的一个主要门类，NORFlash是一种可擦除、并具备重复编程能力的存储器，具有大容量、掉电非易失性、重量轻、体积小、抗震性好、低功耗等优点，越来越适应各个存储领域的实际需求。NORFlash独特的结构与擦写机制，其物理缺陷抽象为功能故障时与传统的静态随机存取存储器SRAM或动态随机存取存储器DRAM故障不尽相同。因此，NORFlash的测试不同于常见的专用集成电路，在存储器测试领域，NORFlash也有自己的独特的测试机制和方法。

NORFlash存储器根据其内部结构的不同分为NORFlash和NANDFlash，相比于NANDFlash，NORFlash具有读取速度快、功耗低、芯片地址线引脚独立、掉电不丢失数据、芯片内执行技术(XIP)等特性，近年来NORFlash存储器在空间领域获得广泛应用。

空间环境中的高能带电粒子能诱发NORFlash器件发生单粒子效应或者总剂量效应，使之产生逻辑错误及功能异常的现象，给航天器载荷在轨效能发挥及航天器在轨生命周期带来一定的影响。因此，NORFlash的抗辐照性能已得到该领域高度重视。NORFlash的结构和操作都比较复杂。NORFlash器件是由64～128KB的块构成，而大多数操作需要先进行擦除操作。NORFlash的擦除操作是按块进行的，所以每次擦除操作的存储空间是64～128KB。

基于NORFlash的特性以及其在保证航天器在轨飞行质量的重要性，NORFlash器件的抗辐照性能越来越受航天设计师的关注。现有NORFlash的抗辐照性能参数的测试系统主要有两种：第一是通用的NORFlash测试系统，第二是专用的NORFlash测试系统。

通用的NORFlash测试系统，由于辐照试验中发生错误的存储单元具有随机性，实验基本都需要进行全片覆盖式进行并且擦除操作的时间比较长，使得准确判断和检测到器件发生单粒子效应和总剂量效应的测试难度较大，另外，辐照对NORFlash在工作状态和非工作状态都会产生影响，现有通用的NORFlash测试系统的代价较高。另外，测试实验要在模拟辐照环境中进行，辐照对电子测试设备也有影响，测试系统除了待测NORFlash暴露在辐照环境中外，其他辅助测试电子设备也必须进行抗辐照屏蔽。考虑到对现有通用大型系统的辐照屏蔽不易做到，现存的通用测试系统难以完成NORFlash抗辐照性能测试实验。

专用的NORFlash测试系统，主要是根据辐照的测试环境和测试需求开发的测试系统，包括上位机和下位机，上位机用于生成控制指令和记录测试结果，下位机采用常见的MCU主控芯片，为串行器件，用于产生固定的测试图形，每次测试的芯片数仅为一片，且上位机与下位机之间的传输总线多采用USB总线或者RS232总线，RS232的传输带宽为20K左右，传输距离15米左右，USB最大带宽为5G，但是传输距离只有5米。由于测试是在代价较高的模拟辐照环境下进行的，需要测试过程尽可能的短，同时RS232的传输速率难以匹配高速的NORFlash操作速率和PC的速率，现有的专用NORFlash测试系统因测试效率低难以实现；由于上位机和下位机之间的距离较近，在测试过程中上位机及测试人员会受到下位机端辐照的威胁。

发明内容

为了克服上述现有技术存在的缺陷，本发明提出了一种基于FPGA的NORFlash抗辐照性能测试系统，用于解决现有测试系统测试效率低及因为上位机和下位机之间的距离近造成的安全性差的技术问题。

为实现上述目的，本发明采取的技术方案为：

基于FPGA的NORFlash抗辐照性能测试系统，包括上位机1和下位机2；上位机1和下位机2之间通过千兆以太网连接；上位机1用于发出操作指令、统计测试结果数据及显示测试工作状态；下位机2包括千兆以太网芯片21、FPGA控制模块22、晶体振荡器23和程序配置端口24；其中，

千兆以太网芯片21，用于实现上位机1和下位机2之间千兆以太网通信的物理层数据收发；