[发明专利]一种包含大容量非易失性存储器的嵌入式系统

说明书

技术领域

本发明涉及存储器领域，尤其涉及一种包含大容量非易失性存储 器的嵌入式系统。

背景技术

嵌入式系统中非易失性存储器的类型和选择决策很大程度上决定 了整个嵌入式系统的操作和性能。按照非易失性可编程存储器的位 置，有两种实现方法。第一种实现方法如图1所示。片上系统芯片1 没有可编程存储器，而是在电路板2上增加可编程存储器芯片3，片 上系统芯片1中的微处理器核4通过外部端口5来访问和执行可编程 存储器芯片3中的程序或数据。这种方法使得片上系统芯片1的成本 显著降低，因为没有集成嵌入式的可编程存储器，一方面是节约了工 艺制造成本，一方面芯片的面积也会大大降低。但是，由于通过外部 IO端口来读取和执行程序，读取速度会降低，芯片的功耗也会上升。 而且电路板上由于增加了走线和可编程存储器，因而增加了电路板设 计成本。另一种解决方案就是将可编程存储器与片上系统芯片集成到 同一块芯片内，结构如图2所示，这样的片上系统芯片集成度进一步 提高，因而在性能上得到提升，但是考虑到成本和工艺，片上可编程 存储器的容量不可能很大，一般在KB至MB量级。如果客户需要更 大容量的可编程存储器，依然需要在电路板上增加一大容量可编程存 储器芯片6以满足用户需求，如图2中虚线模块所示，这样也会造成 电路板设计成本增加。随着客户应用越来越复杂和多样化以及所处理 的数据也越来越大，用户对大容量可编程存储器的要求也越来越大。 目前一般针对大容量可编程存储器的嵌入式系统解决方案如图3所 示，采用的是芯片堆叠的方式来实现。

随着工艺节点越来越小，存储器芯片的微缩制程面临极限。为了 得到更高的存储密度和读取速度，各大生产厂商逐渐纷纷投入3D存 储器工艺开发。3D存储器技术的特点并非是通过芯片的堆叠或3D 封装来实现，而是就存储单元采用的是3D工艺。例如，传统的平面 NAND闪存存储器，其存储单元浮栅晶体管为平面晶体管，所有源端 和漏端位于同一平面，而3DNAND存储单元采用的是立体晶体管， 其源端和漏端分别在不同的平面，因而存储密度更高，单存储芯片的 密度甚至能够达到几百GB量级。这种大容量高密度的3D非易失性 存储器目前一般都是芯片，用于固态硬盘或者服务器中的混合内存， 采用高速传输接口，例如DDR4(DoubleDataRate4第四代双倍速率 同步动态随机存储器，简称DDR4)或DDR5(DoubleDataRate5第 五代双倍速率同步动态随机存储器，简称DDR5)等，目前尚不能用 于微处理器领域。在现阶段这种超大密度存储器最大的问题就是良率 (yield)不是太高，同时测试成本也会因此大大增加。这些良率低的 芯片传统情况将会被丢弃，浪费了成本也增加了环境污染。

发明内容

针对上述问题，本发明提供了一种包含大容量非易失性存储器 的嵌入式系统，其特征在于，所述嵌入式系统至少包括：

片上系统芯片；

3D非易失性存储器芯片，与所述片上系统芯片通过数据通道连 接。

其中，所述3D非易失性存储器芯片的有效存储容量小于设计存 储容量。

上述的嵌入式系统，其中，所述数据通道为键合引线或硅通孔。

上述的嵌入式系统，其中，所述3D非易失性存储器芯片的对外 接口为高速数据传输接口。

上述的嵌入式系统，其中，所述高速数据传输接口是第三代双 倍速率同步动态随机存储器、第四代双倍速率同步动态随机存储器 或第五代双倍速率同步动态随机存储器。

上述的嵌入式系统，其中，所述3D非易失性存储器芯片是3D NAND闪存芯片，或3D相变存储器PCM芯片，或3D阻变存储器 RRAM芯片，或3D铁电存储器FeRAM芯片，或3D磁存储器MRAM 芯片。

上述的嵌入式系统，其中，所述片上系统芯片集成用户定制接 口来访问3D非易失性存储器芯片。

上述的嵌入式系统，其中，所述片上系统芯片为已知合格晶片， 且包括至少一颗微处理器核。

综上所述，本发明涉及一种包含大容量非易失性存储器的嵌入 式系统，包括一片上系统芯片和一3D非易失性存储器芯片，片上 系统芯片和3D非易失性存储器芯片通过键合引线或者硅通孔封装 在一起，提高了3D非易失性大容量存储器的芯片利用率，在保证 读取速度不会降低的前提下，大大减小3D非易失性大容量存储器 的库存压力和测试成本。

附图说明