[发明专利]处理器以及用于操作处理器的方法

说明书

本发明提供一种集合关联快取内存，包括：具有存储组件的阵列，其被布置为N个分路；分配单元，用以分配所述阵列的所述存储组件以因应于在所述快取内存中未命中的内存访问；其中，每个所述内存访问具有多个预定内存访问类型(MAT)其中之一个相关联的MAT，其中所述MAT由所述快取内存所接收；映射，为所述多个预定MAT中的每一个MAT，用以将所述MAT关联于子集，所述子集包括所述N个分路中的一个或多个分路；其中对于每个所述内存访问来说，所述分配单元分配所述具有一个或多个分路的子集中的一个分路，所述具有一个或多个分路的子集被所述映射关联于所述内存访问的所述MAT；以及其中，在所述快取内存的操作期间，所述映射可动态地被更新。

技术领域

本发明是关于一种快取内存的替换策略，特别是关于一种考虑到内存访问类型，用于操作集合关联快取内存的替换策略。

背景技术

现今的处理器被要求执行的程序是处理具有广泛不同特性的资料组(set)并且是已广泛而不同的方式来存取资料。资料组的特性以及存取模式影响着处理器的快取记忆体的执行效率，执行效率主要是依照命中比(hit ratio)来判断。

发明内容

本发明的一方面提出了一种集合关联快取内存，包括：具有存储组件的阵列，其被布置为N个分路；分配单元，用以分配所述阵列的所述存储组件以因应于在所述快取内存中未命中的内存访问；其中，每个所述内存访问具有多个预定内存访问类型(MAT)其中之一个相关联的MAT，其中所述MAT由所述快取内存所接收；映射，为所述多个预定MAT中的每一个MAT，用以将所述MAT关联于子集，所述子集包括所述N个分路中的一个或多个分路；其中对于每个所述内存访问来说，所述分配单元分配所述具有一个或多个分路的子集中的一个分路，所述具有一个或多个分路的子集被所述映射关联于所述内存访问的所述MAT；以及其中，在所述快取内存的操作期间，所述映射可动态地被更新。

本发明的另一方面提出了一种用于操作处理器的方法，所述处理器包括被布置为N个分路的集合关联快取内存，所述方法包括：所述处理器持有映射，其中对于多个预定内存访问类型(MAT)中的每一个MAT来说，所述映射用以将所述MAT关联于一子集，所述子集包括所述快取内存的N个分路中的一个或多个分路；述快取内存接收内存访问，其中每个所述内存访问具有一相关联的MAT；对于所述内存访问的每个来说，分配所述子集中的一个分路以因应于在所述快取内存中未命中的内存访问，所述子集被所述映射关联于所述内存访问的所述MAT；以及在所述快取内存的操作期间，可动态地更新所述映射。

本发明的再一方面提出了一种处理器，包括：集合关联快取内存，包括具有存储组件的阵列，其被布置为N个分路，其中所述快取内存分配所述阵列的所述存储组件以因应于在所述快取内存中未命中的内存访问；其中，每个所述内存访问具有多个预定内存访问类型(MAT)其中之一个相关联的MAT，其中所述MAT由所述快取内存所接收；映射，为所述多个预定MAT中的每一个MAT，用以将所述MAT关联于一子集，所述子集包括所述N个分路中的一个或多个分路；其中对于每个所述内存访问来说，所述快取内存分配所述子集中的一个分路，所述子集被所述映射关联于所述内存访问的所述MAT；以及其中，在所述快取内存的操作期间，所述映射可动态地被更新。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1为一种集合关联快取内存的方块示意图。

图2为映射108，所述映射108将MAT映射到图1的快取内存102的分路子集。

图3为图1的快取内存102其部分之更详细方块示意图。

图4为一种处理器其运作流程图，所述处理器具有图1的快取内存102。

图5为图1的快取内存102其运作流程图。