[发明专利]一种高精度时钟相位控制电路

权利要求书

1.一种高精度时钟相位控制电路，其特征在于，包括多相位时钟产生电路模块和可编程相位选择电路模块，所述时钟产生电路模块包括多个相位选择电路，所述相位选择电路包括至少一个选择单元和至少一个保护单元，所述可编程相位选择电路模块包括多个多路选择单元和相位组合电路，所述单个多路选择电路与单个相位选择电路分别相通。

2.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述选择单元包含有一时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和一信号输入接脚。

3.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述选择单元包含有一时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和至少两信号输入接脚。

4.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述选择单元包含有两时钟输入接脚和一信号输入接脚，所述保护单元包含有一时钟输入接脚和至少两信号输入接脚。

5.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述时钟产生电路模块包括第一相位选择电路、第二相位选择电路等多个相位选择电路，所述相位选择电路的数目大于等于8。

6.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述多路选择单元包括第一多路选择单元、第二多路选择单元等多个多路选择单元，所述多路选择单元的数目大于等于8。

7.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述相位组合电路包括第一相位组合电路、第二相位组合电路等多个相位组合电路，所述第一相位组合电路与第一多路选择单元、第二多路选择单元的输出端分别相连。

8.根据权利要求1所述的一种高精度时钟相位控制电路，其特征在于，所述相位组合电路包括触发信号产生电路、D触发器和多路选择器。

9.根据权利要求7所述的一种高精度时钟相位控制电路，其特征在于，所述D触发器、时钟信号输入端与所述触发信号产生电路的源极连接，所述D触发器的输出端通过反相器与所述D触发器的输入端连接，所述D触发器的输入端与所述多路选择器的选择信号输入端连接。