[发明专利]降低缓存命中率的内存测试方法

说明书

本发明提供一种降低缓存命中率的内存测试方法，包括：将待测内存划分为若干预设大小的内存区段；将预设的内存测试算法划分为若干测试步骤；对所述若干内存区段依次执行所述若干测试步骤；其中，在每一所述内存区段执行任意两个连续的所述测试步骤之间，至少对另一所述内存区段执行一所述测试步骤。本发明通过依次对不同的内存区段执行测试步骤，实现了缓存无法持续形成有效的关注区段，使得缓存状态一直在抖动，降低了缓存命中率，从而提高了内存测试的有效性；并进一步通过监测并统计所述内存测试算法执行过程的执行时间与缓存命中，根据统计结果优化内存测试算法的测试步骤划分，从而兼顾考虑内存测试的效率和有效性，优化所述内存测试方法。

技术领域

本发明涉及内存测试技术领域，尤其涉及一种降低缓存命中率的内存测试方法。

背景技术

内存测试的有效性一直是衡量测试质量的一个非常重要的标准，对于整合测试阶段的diag程序而言更是如此。现今的处理器都带有多级缓存(cache)，而且每一级缓存的大小都随着科技的进步而逐渐增大，目前高端的intel处理器基本都分为3级缓存，而且第三级缓存大小已经达到4M乃至更大。因此在内存的测试中如何有效且最大限度的保证每一次读写操作真的操作到内存，而不是落入多级缓存中，这是一个很重要的问题。目前市面上的diag程序对于这一个问题没有作出有效的优化和针对性的处理，因此测试的有效性会受到一定的影响。

发明内容

在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本发明提供一种降低缓存命中率的内存测试方法，最大限度的保证每一次读写操作操作到内存而非多级缓存，从而提高内存测试的有效性。

本发明提供一种降低缓存命中率的内存测试方法，包括：

将待测内存划分为若干预设大小的内存区段；

将预设的内存测试算法划分为若干测试步骤；

对所述若干内存区段依次执行所述若干测试步骤；

其中，在每一所述内存区段执行任意两个连续的所述测试步骤之间，至少对另一所述内存区段执行一所述测试步骤。

本发明诸多实施例提供的内存测试方法通过依次对不同的内存区段执行测试步骤，实现了缓存无法持续形成有效的关注区段，使得缓存状态一直在抖动，降低了缓存命中率，从而提高了内存测试的有效性；

本发明一些实施例提供的内存测试方法通过对所有内存区段依次执行每一步骤，固定测试步骤的排序，在保持降低缓存命中率的同时维持测试的效率；

本发明一些实施例提供的内存测试方法通过监测并统计所述内存测试算法执行过程的执行时间与缓存命中，根据统计结果优化内存测试算法的测试步骤划分，从而兼顾考虑内存测试的效率和有效性，进一步优化所述内存测试方法。

附图说明

参照下面结合附图对本发明实施例的说明，会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。

图1为本发明一实施例提供的降低缓存命中率的内存测试方法的流程图。

图2为图1所示内存测试方法的一优选实施例的流程图。

图3为图1所示内存测试方法的另一优选实施例的流程图。

具体实施方式