[发明专利]对非控制流指令减少分支检验

权利要求书

1.一种执行指令的微处理器，其中该微处理器取一组指令，所述指令包括 至少一个控制流指令和至少一个非控制流指令，并且其中该微处理器根据包括 多个阶段的流水线执行指令，该微处理器包括：

至少一个解码器，用于预解码所述一组指令，以产生控制指令标识信息， 所述控制指令标识信息确定所述至少一个控制流指令和所述至少一个非控制流 指令；

控制指令标识单元，其存储控制指令标识信息，所述控制指令标识信息被 存储在指令高速缓存标签数组中且对于已取指令组的每个指令包括标识该指令 是否是非控制流指令的信息；

分支预测单元，其基于控制指令标识信息来检验对应于该至少一个控制流 指令的分支预测信息，并且不检验对应于该至少一个非控制流指令的分支预测 信息；和

指令高速缓存，在流水线的该多个阶段的第一阶段中从所述指令高速缓存 中取出该组指令，

其中该控制指令标识单元预测该指令高速缓存的地址。

2.如权利要求1所述的微处理器，其中分支预测单元包含分支历史表。

3.如权利要求1所述的微处理器，其中分支预测单元包含分支目标缓冲器。

4.如权利要求1所述的微处理器，其中微处理器是并行取该组指令的超标 量处理器。

5.如权利要求1所述的微处理器，其中分支预测单元在该多个阶段的第一 阶段检验分支预测信息。

6.如权利要求5所述的微处理器，其中控制指令标识单元从指令高速缓存 标签数组中接收控制指令标识信息。

7.如权利要求6所述的微处理器，进一步包括至少一个解码器，其对指令 进行解码以产生控制指令标识信息，其中指令高速缓存标签数组从该至少一个 解码器接收该控制指令标识信息。

8.如权利要求1所述的微处理器，其中该微处理器使用程序计数器对指令 高速缓存进行访问，其中该微处理器进一步包括：

比较单元，其对程序计数器的至少一部分同由控制指令标识单元预测的地 址进行比较。

9.如权利要求8所述的微处理器，其中

当程序计数器的该至少一部分同由控制指令标识单元预测的地址匹配时， 分支预测单元检验对应于该至少一个控制流指令的分支预测信息，并且不检验 对应于该至少一个非控制流指令的分支预测信息。

10.在执行指令的微处理器中，检验分支预测信息的方法，该方法包括：

取一组指令，包括至少一个控制流指令和至少一个非控制流指令；

预解码所述一组指令，以产生控制指令标识信息，所述控制指令标识信息 确定所述至少一个控制流指令和所述至少一个非控制流指令；

基于控制指令标识信息，对应于该至少一个控制流指令检验分支预测单元 的分支预测信息，对应于该至少一个非控制流指令不检验分支预测单元的分支 预测信息，所述控制指令标识信息被存储在指令高速缓存标签数组中且对于已 取指令组的每个指令包括标识该指令是否是非控制流指令的信息；

根据包括多个阶段的流水线执行指令；

在流水线的该多个阶段的第一阶段中从指令高速缓存中取出该组指令；和

预测该指令高速缓存的地址。

11.如权利要求10所述的方法，进一步包括：

预解码该组指令，以产生标识该至少一个控制流指令和该至少一个非控制 流指令的控制指令标识信息。

12.如权利要求11所述的方法，进一步包括：

在控制指令标识单元中存储该控制指令标识信息。

13.如权利要求10所述的方法，进一步包括：

在访问该指令高速缓存的同时，访问存储控制指令标识信息的控制指令标 识单元；以及

在访问指令高速缓存的同时，基于控制指令标识信息检验分支预测单元。