[发明专利]用于闪存单元的纳米硅尖薄膜

说明书

本发明提供了用于闪存单元的诸如纳米硅尖(SiNT)薄膜的量子纳米尖(QNT)以增大擦除速度。QNT薄膜包括第一介电层和布置在第一介电层上方的第二介电层。此外，QNT薄膜包括布置在第一介电层上方并且延伸至第二介电层内的QNT。QNT高宽比大于50％。本发明还提供了QNT基的闪存单元和一种用于制造SiNT基的闪存单元的方法。

技术领域

本发明总体涉及电子电路领域，更具体地，涉及闪存单元。

背景技术

闪存是一种可以被电擦除以及电重编程的电子非易失性计算机存储介质。它广泛用于各种商业及军事电子器件和设备中。为了储存信息，闪存包括可寻址的闪存单元阵列。闪存单元的常见类型包括叠栅式闪存单元和分栅式闪存单元。与叠栅式闪存单元相比，分栅式闪存单元具有多种优势，诸如功耗更低，注入效率更高，对短沟道效应的敏感性更低，以及对过擦除的免疫力。

发明内容

根据本发明的一个方面，提供了一种闪存单元，包括：半导体衬底；以及量子纳米尖薄膜，被配置为捕获对应于单元数据的电荷，其中，薄膜包括：第一介电层，布置在半导体衬底上方；第二介电层，布置在第一介电层上方；以及量子纳米尖，布置在第一介电层上方并且延伸至第二介电层内，其中，量子纳米尖终止在第二介电层内的点。

优选地，量子纳米尖具有金字塔形或锥形。

优选地，量子纳米尖覆盖第一介电层的顶面，覆盖率大于或等于约20％。

优选地，量子纳米尖的高宽比大于或等于约50％。

优选地，第一介电层和第二介电层均包括氧化物，并且量子纳米尖包括硅。

优选地，第一介电层的厚度小于约100埃，而第二介电层的厚度小于约200埃。

优选地，该闪存单元还包括：一对源极/栅极区，嵌入在半导体衬底的顶面中；控制栅极，布置在薄膜上方并且位于一对源极/栅极区之间；以及选择栅极，横向地间隔在控制栅极和一对源极/栅极区中的一个区之间。

优选地，该闪存单元还包括：间隔层，布置在选择栅极下面，并且在控制栅极和选择栅极的相邻侧壁之间延伸。

优选地，该闪存单元还包括：选择栅极介电层，布置在选择栅极下面，其中，薄膜在控制栅极和选择栅极的相邻侧壁之间延伸。

根据本发明的另一方面，提供了一种用于制造闪存单元的方法，方法包括：在半导体衬底上方形成第一介电层；在第一介电层上方形成硅层；实施热处理工艺以使硅层结晶并且使硅纳米点(SiND)生长在第一介电层上方；将SiND暴露于反应等离子体以将SiND成型为纳米硅尖(SiNT)，纳米硅尖(SiNT)具有从第一介电层处开始逐渐减小的宽度并且终止于点；以及在第一介电层和SiNT上方形成第二介电层。

优选地，该方法还包括：形成覆盖第一介电层的顶面的SiNT，覆盖率大于或等于约20％。

优选地，该方法还包括：形成SiNT，SiNT的高宽比大于或等于约50％。

优选地，该方法还包括：形成具有金字塔形或锥形的SiNT。

优选地，该方法还包括：形成厚度小于约100埃的第一介电层；以及形成厚度小于约200埃的第二介电层。

优选地，该方法还包括：形成包括氧化物的第一介电层和第二介电层。

优选地，该方法还包括：在第二介电层上方形成控制栅极；邻近控制栅极形成选择栅极；以及形成一对源极/栅极区，一对源极/栅极区嵌入在半导体衬底的位于控制栅极和选择栅极相对两侧的顶面内。

优选地，方法，还包括：

形成在控制栅极和选择栅极的相邻侧壁之间延伸的第一介电层和第二介电层。