[发明专利]一种上电复位电路

权利要求书

1.一种上电复位电路，其特征在于，包括：上电检测单元、电源电压降低脉冲检测单元及迟滞比较器；

所述上电检测单元的输出端分别与所述电源电压降低脉冲检测单元的输出端及所述迟滞比较器的输入端相连；

电源电压VDD分别与所述上电检测单元的输入端、所述电源电压降低脉冲检测单元的输入端及迟滞比较器的电源端相连；

接地电压GND分别与所述上电检测单元的接地端、所述电源电压降低脉冲检测单元的接地端及迟滞比较器的接地端相连；

所述上电检测单元用于检测电源电压VDD达到稳态值V_final的瞬时电压上升过程，并输出随电源电压VDD上升的检测电压V_OUT；

所述电源电压降低脉冲检测单元用于检测电源电压VDD从稳态值V_final下降到最低电压V_brown的瞬时电压降低过程，并输出随电源电压VDD下降的检测电压V_OUT；

所述迟滞比较器用于对输入的检测电压V_OUT与所述迟滞比较器的临界电压阈值进行比较并输出复位信号RESET。

2.根据权利要求1所述的上电复位电路，其特征在于，所述检测电压V_OUT从低到高上升过程中，如果所述检测电压V_OUT大于所述迟滞比较器的上临界电压阈值V_SPH，则所述迟滞比较器输出复位信号RESET的值为0，否则所述迟滞比较器输出复位信号RESET的值等于电源电压VDD。

3.根据权利要求1所述的上电复位电路，其特征在于，所述检测电压V_OUT从高到低下降过程中，如果所述检测电压V_OUT小于所述迟滞比较器的下临界电压阈值V_SPL，则所述迟滞比较器输出复位信号RESET的值等于电源电压VDD，否则所述迟滞比较器输出复位信号RESET的值为0。

4.根据权利要求1所述的上电复位电路，其特征在于，所述复位电路的有效复位时间等于检测电压V_OUT达到所述迟滞比较器的上临界电压阈值V_SPH的时间与所述电源电压VDD达到稳态值V_final的时间差。

5.根据权利要求1所述的上电复位电路，其特征在于，所述上电检测单元包括：第一PMOS管、第二PMOS管、第一电压耦合元件和第二电压耦合元件；

第一电压耦合元件的一端与第一PMOS管的源极相连作为所述上电检测单元的输入端，第一电压耦合元件的另一端与第一PMOS管的栅极相连；

第二电压耦合元件的一端与第二PMOS管的栅极相连，第二电压耦合元件的另一端与第二PMOS管的漏极相连作为所述上电检测单元的接地端；

所述第一PMOS管的栅极与所述第二PMOS管的源极相连，所述第一PMOS管的漏极与所述第二PMOS管的栅极相连。

6.根据权利要求5所述的上电复位电路，其特征在于，所述第一电压耦合元件和所述第二电压耦合元件采用漏极与源极短接的第一NMOS管和第二NMOS管；所述第一NMOS管的栅极作为所述第一电压耦合元件的一端，所述第一NMOS管的漏极作为所述第一电压耦合元件的另一端；所述第二NMOS管的栅极作为所述第二电压耦合元件的一端，所述第二NMOS管的漏极作为所述第二电压耦合元件的另一端。

7.根据权利要求1所述的上电复位电路，其特征在于，所述电源电压降低脉冲检测单元包括：直流通道电路和检测电路；

所述直流通道电路由栅极和漏极短接的三个MOS管串联组成，其中，第一MOS管为PMOS管,第二MOS管和第三MOS管为NMOS管，所述第二MOS管的漏极与所述第一MOS管的漏极相连，所述第二MOS管的源极与所述第三MOS管的漏极相连，所述第三MOS管的源极连接接地电压GND,所述第一MOS管的源极接电源电压VDD；

所述检测电路的输入端与所述第一MOS管的漏极相连，所述检测电路的输出端为所述电源电压降低脉冲检测单元的输出端。