[发明专利]新型硅基OLED微显示驱动控制电路

权利要求书

1.一种新型硅基OLED微显示驱动控制电路，它包括奇数列移位寄存器、奇数列锁存器、奇数列比较器、奇数列电平移位、奇数列选开关模块，偶数列移位寄存器、锁存器、偶数列比较器、偶数列电平移位、偶数列选开关模块，偶数列行驱动模块，DAC模块主计数器模块，其特征是所述的奇数列移位寄存器模块的输入信号分别时钟信号PCLK和10位视频信号数据；奇数列移位寄存器的输出端与奇数列锁存器的输入端连接，奇数列锁存器的另一个输入端连接行同步信号HS，奇数列锁存器的输出接奇数列比较器的输入，奇数列比较器的输出接奇数列电平移位的输入，奇数列电平移位的输出接奇数列开关，奇数列开关输出接OLED阵列奇数列像素；偶数列移位寄存器模块的输入信号分别时钟信号PCLK和10位视频信号数据；偶数列移位寄存器的输出端与偶数列锁存器的输入端连接，偶数列锁存器的另一个输入端连接行同步信号HS，偶数列锁存器的输出接偶数列比较器的输入，偶数列比较器的输出接偶数列电平移位的输入，偶数列电平移位的输出接偶数列开关，偶数列开关输出接OLED阵列偶数列像素；计数器的输入接行同步信号HS、像素时钟PCLK、复位信号RST，计数器的输出接奇数列比较器、偶数列比较器、10位DAC，10位DAC输出接BUFFER1和BUFFER2，行驱动模块输入接行同步信号HS，帧同步信号VS，行驱动模块输出接电平移位，电平移位输出接OLED阵列。

2.根据权利要求1所述的控制电路，其特征是所述的奇数列移位寄存器和偶数列移位寄存器均采用M/2个D触发器串行连接的形式，分别接收10位的图像数据信号，输出为M/2个10位位数据并行输出。

3.根据权利要求1所述的控制电路，其特征是所述的奇数列锁存器和偶数列锁存器输入信号对应为奇数列移位寄存器和偶数列移位寄存器输出信号，时钟输入信号均为行扫描同步信号HS。

4.根据权利要求1所述的控制电路，其特征是所述的奇数列比较器和偶数列比较器分别包括M/2个比较器单元，输入信号分别是奇数列锁存器和偶数列锁存器输出信号和计数器的输出信号；

比较器模块将10位的图像数据信号与计数器输出的10位信号相比较，比较结果输出到电平移位单元。

5.根据权利要求1所述的控制电路，其特征是所述的奇数列电平移位和偶数列电平移位分别包括M/2个电平移位单元，将奇数列比较器和偶数列比较器输出结果电平从1.8V转换为5V。

6.根据权利要求1所述的控制电路，其特征是所述的奇数列选开关和偶数列选开关模块分别包括M/2个列选开关单元。

7.根据权利要求1所述的控制电路，其特征是所述的行扫描电路包括N个串行级联的D触发器；前一个D触发器输出端接下一个D触发器输入端，第一个D触发器输入信号包括行同步信号HS，帧同步信号VS。

8.根据权利要求1所述的控制电路，其特征是所述的奇数列移位寄存器、奇数列锁存器、奇数列比较器、奇数列电平移位和奇数列选开关模块组成奇数列驱动控制电路，该奇数列驱动控制电路由10位DAC、BUFFER1、奇数列选开关及奇数列电平移位组成，它输出的DAC模拟电压用于驱动像素单元1和像素单元2；其中10位DAC输出经过BUFFER1连接奇数列选开关，奇数列电平移位输入为COMP1和COMP2，奇数列电平移位输出信号控制奇数列选开关，P型MOS管MP1的漏极与奇数列开关的输出、电容C_P一端相连，P型MOS管MP1的源极与电容C1的一端、N型MOS管MN1的栅极相连，P型MOS管MP1的栅极与行选控制信号HS1相连，电容C2、电容C_P的另一端与地GND相连，N型MOS管MN1的漏极与电压VDD相连，N型MOS管MN1的源极与P型MOS管MP1_2的源极相连，P型MOS管MP1_2的漏极与OLED阳极相连，P型MOS管MP1_2的栅极与地GND相连，OLED的阴极与Vcom电压相连。