[发明专利]多输入多输出处理器流水线数据同步装置及方法

说明书

技术领域

本发明属于计算机电子领域，特别涉及一种多输入多输出处理器流水线数据同步装置及方法。

背景技术

数据处理设备采用切分多个流水级的流水线处理器，具有能同时执行多条指令的优势，从而可增加处理器主频，提高处理器数据吞吐量，提高处理器运算性能。然而，在执行任何特定指令期间，该指令都将经过处理器的各个流水级，指令经由处理器的最后一个流水级时，指令执行结束，在该点指令修改处理器数据设备反映指令的执行结果。

对数据同步化的需求源于处理器的功能部件在指令执行阶段需和存储器进行数据交互。例如，当出现了数据读冲突导致功能部件不能在芯片的一个时钟周期节拍内获得所有的输入操作数，则可以延迟指令的发射；或者功能部件的输出数据不能写入目标存储地址或者缓存内，可以阻塞流水线。

专利文件1(公开号为CN 103383641A)公开了一种多流水线同步装置，在该装置中，控制状态寄存器传送单元完成流水线之间的控制状态寄存器传送，包括流水线A对流水线B的控制寄存器配置操作，以及流水线A对流水线B的状态寄存器读操作。流水线寄存器传送单元完成流水线A中普通寄存器与流水线B中流水线配置寄存器的寄存器传送，以此流水线B得到其运转所需的寄存器信息。同步逻辑单元负责接收调度指令以及阻塞信息，并根据控制状态寄存器，为流水线A产生停顿信号，为流水线B产生调度使能及传递调度信息。但该装置仅支持多核CPU的核间同步，且为单输入单输出处理器流水线数据的同步，并且仅通过同步逻辑单元产生调度使能和停顿信号来实现核内多流水线的同步。在实现核内多流水线的同步时，当功能部件的输入操作数或者输出操作数的个数增加时，功能部件和存储器的交互更加频繁，数据冲突更为严重，如何以一种高效的方式解决多输入多输出功能部件的流水线数据 同步化问题更为突出。

发明内容

本发明的目的在于，解决至少上述问题和缺陷，提供一种多输入多输出处理器流水线数据同步装置及方法，解决多输入多输出功能部件流水级数据同步化的控制，提高处理器性能。

本发明的多输入多输出处理器流水线数据同步装置，设置在具有指令发射器的芯片中，所述同步装置与一个或多个存储器相互通信，其中，所述同步装置包括：

具有多个运算流水级的多输入多输出功能部件，用于通过执行对多个输入操作数的运算响应指令；

与所述多输入多输出功能部件相连的流水线控制器：

用于接收所述指令发射器发送的指令，解析指令所需的输入操作数并判断输入操作数的有效性，若所述输入操作数全部有效，则在芯片周期的一个节拍内，发送指令进入所述多输入多输出功能部件；若所述输入操作数至少一个无效，则发送空指令进入所述多输入多输出功能部件；以及，

用于接收所述多输入多输出功能部件的多个输出请求，并判断所述输出请求的可行性，若可行，则在芯片的一个节拍周期内接收所述输出请求，并在所述芯片的一个节拍周期内将所述输出请求转发至所述存储器，若判断所述输出请求为不可行，则阻塞所述多输入多输出功能部件的输出；

与存储器和所述多输入多输出功能部件相连接的预取输入操作数逻辑，用于计算指令所需输入操作数地址，并向所述存储器发送输入操作数预取请求，以及缓存被预取回的数据；

其中，所述输入操作数的有效性是指，所述流水线控制器正在解析的指令所需的输入操作数已经被所述预取输入操作数逻辑预取或者是正在读取，能够保证在下一个芯片周期节拍内发送至所述功多输入多输出功能部件，则所述输入操作数为有效，否则为无效；

其中，所述输出请求的可行性是指，所述多输入多输出功能部件输出的输出操作数都能被缓冲器暂存或者都能被读入的存储器，则所述输出请求为可行，否则为不可行。

本发明的多输入多输出处理器流水线数据同步装置，其中：

所述流水线控制器是通过设置一输入逻辑，解析指令所需的输入操作数并对输入操作数的有效性进行判断；

所述流水线控制器是通过设置一输出逻辑，接收所述多输入多输出功能部件的多个输出请求并对所述输出请求的可行性进行判断。

本发明的多输入多输出处理器流水线数据同步装置，其中：

若所述输出逻辑阻塞所述多输入多输出功能部件的输出超过芯片周期的一个节拍以上，则阻塞指令进入所述多输入多输出功能部件。

另外，本发明还提供一种使用上述的多输入多输出处理器流水线数据同步装置实现多输入多输出处理器流水线数据的同步化的方法，包括如下步骤：