[发明专利]感测电路

权利要求书

1.一种感测电路，其特征在于，包括延迟链和译码器，其 中,

该延迟链包括：

第一延迟单元，用于根据输入信号和复位信号来产生第一 延迟信号；

第一串接切换器，用于根据与控制信号互补的反向控制信 号来选择性地使该第一延迟信号通过；以及

第一反馈切换器，用于根据该控制信号来选择性地形成该 第延迟单元的反馈路径；以及

该译码器，用于根据该第一延迟信号来产生输出信号。

2.如权利要求1所述的感测电路，其特征在于，在计算模 式中，该第一串接切换器导通且该第一反馈切换器断开，使得 该输入信号于该延迟链中作传送，而其中在读取模式中，该第 一串接切换器断开且该第一反馈切换器导通，使得该第一延迟 单元形成一锁存器且该译码器从该延迟链中读取该第一延迟 信号。

3.如权利要求1所述的感测电路，其特征在于，该第一延 迟单元具有第一输入端、第二输入端，以及输出端，该第一延 迟单元的该第一输入端用于接收该输入信号，该第一延迟单元 的该第二输入端用于接收该复位信号，而该第一延迟单元的该 输出端用于输出该第一延迟信号。

4.如权利要求3所述的感测电路，其特征在于，该第一串 接切换器具有第一端和第二端，该第一串接切换器的该第一端 耦接至该第一延迟单元的该输出端，而该第一串接切换器的该 第二端用于选择性地输出该第一延迟信号。

5.如权利要求4所述的感测电路，其特征在于，该第一反 馈切换器具有第一端和第二端，该第一反馈切换器的该第一端 耦接至该第一延迟单元的该输出端，而该第一反馈切换器的该 第二端耦接至该第一延迟单元的该第一输入端。

6.如权利要求2所述的感测电路，其特征在于，该第一延 迟单元由与门所实施。

7.如权利要求6所述的感测电路，其特征在于，在初始模 式中，该复位信号为低逻辑电平，而该第一延迟信号维持于低 逻辑电平，在其余模式中，该复位信号为高逻辑电平，而该第 一延迟信号为可调整的。

8.如权利要求6所述的感测电路，其特征在于，当该感测 电路进入该计算模式时，该输入信号和该控制信号皆由低逻辑 电平上升至高逻辑电平，而当该感测电路进入该读取模式时， 该控制信号由高逻辑电平下降至低逻辑电平。

9.如权利要求1所述的感测电路，其特征在于，该第一串 接切换器和该第一反馈切换器的操作状态互补，且皆由传输门 所实施，其中每一个该传输门包括P型金属氧化物半导体场效 应晶体管和N型金属氧化物半导体场效应晶体管，而该P型金属 氧化物半导体场效应晶体管和该N型金属氧化物半导体场效应 晶体管并联耦接。

10.如权利要求1所述的感测电路，其特征在于，该延迟 链更包括：

第二延迟单元，用于根据该第一延迟信号和该复位信号来 产生第二延迟信号；

第二串接切换器，用于根据该反向控制信号来选择性地使 该第二延迟信号通过；以及

第二反馈切换器，用于根据该控制信号来选择性地形成该 第二延迟单元的一反馈路径；

其中该译码器更根据该第二延迟信号来产生该输出信号。

11.如权利要求10所述的感测电路，其特征在于，在一计 算模式中，该第二串接切换器导通且该第二反馈切换器断开， 使得该第一延迟信号于该延迟链中作传送，而其中在一读取模 式中，该第二串接切换器断开且该第二反馈切换器导通，使得 该第二延迟单元形成锁存器且该译码器由该延迟链中读取该 第二延迟信号。

12.如权利要求10所述的感测电路，其特征在于，该第二 延迟单元具有第一输入端、第二输入端，以及输出端，该第二 延迟单元的该第一输入端用于接收该第一延迟信号，该第二延 迟单元的该第二输入端用于接收该复位信号，而该第二延迟单 元的该输出端用于输出该第二延迟信号。