[发明专利]移位寄存器电路、栅极驱动电路及显示面板

权利要求书

1.一种移位寄存器电路，其特征在于，包括：

第一晶体管，用于响应输入信号而导通，以将第一电压信号提供至第一节点；

第二晶体管，用于响应第一时钟信号而导通，以将所述第一时钟信号提供至第二节点；

第三晶体管，用于响应所述第二节点的电压信号而导通，以将所述输入信号提供至所述第一节点；

第四晶体管，用于响应所述第一节点的电压信号而导通，以将所述第一时钟信号提供至所述第二节点；

第五晶体管，用于响应所述第二节点的电压信号而导通，以将第二电压信号提供至一信号输出端；

第六晶体管，用于响应所述第一节点的电压信号而导通，以将第二时钟信号提供至所述信号输出端；

第一电容，连接于所述第一节点和所述信号输出端之间；

第二电容，连接于所述第二节点和所述第二电压信号之间。

2.根据权利要求1所述的移位寄存器电路，其特征在于，所述第一晶体管至第六晶体管均分别具有第一端、第二端以及控制端，其中：

所述第一晶体管的控制端接收所述输入信号，所述第一晶体管的第一端接收所述第一电压信号，所述第一晶体管的第二端与所述第一节点连接；

所述第二晶体管的控制端和第一端均接收所述第一时钟信号，所述第二晶体管的第二端与所述第二节点连接；

所述第三晶体管的控制端与所述第二节点连接，所述第三晶体管的第一端接收所述输入信号，所述第三晶体管的第二端与所述第一节点连接；

所述第四晶体管的控制端与所述第一节点连接，所述第四晶体管的第一端接收所述第一时钟信号，所述第四晶体管的第二端与所述第二节点连接；

所述第五晶体管的控制端与所述第二节点连接，所述第五晶体管的第一端接收所述第二电压信号，所述第五晶体管的第二端与所述信号输出端连接；

所述第六晶体管的控制端与所述第一节点连接，所述第六晶体管的第一端接收所述第二时钟信号，所述第六晶体管的第二端与所述信号输出端连接。

3.根据权利要求2所述的移位寄存器电路，其特征在于，所述第一晶体管至所述第六晶体管均为N型晶体管或者均为P型晶体管。

4.根据权利要求3所述的移位寄存器电路，其特征在于，其中：

所述第一时钟信号以及第二时钟信号的高电平占空比均为1/2；所述第一时钟信号和所述第二时钟信号相差1/2个信号周期；或者

所述第一时钟信号以及第二时钟信号的低电平占空比均为1/2；所述第一时钟信号和所述第二时钟信号相差1/2个信号周期。

5.根据权利要求3或4所述的移位寄存器电路，其特征在于，其中：

所述第一电压信号为高电平信号，所述第二电压信号为低电平信号；或者

所述第一电压信号为低电平信号，所述第二电压信号为高电平信号。

6.一种栅极驱动电路，其特征在于，包括根据权利要求1-5任意一项所述的移位寄存器电路。

7.根据权利要求6所述栅极驱动电路，其特征在于，所述栅极驱动电路包括级联的N个所述移位寄存器电路；其中：

第m级移位寄存器电路中所述输入信号为第m-1级移位寄存器电路的输出信号；其中，m<N。

8.根据权利要求7所述栅极驱动电路，其特征在于，所述栅极驱动电路还包括一时钟信号发生单元，用于生成相位相差1/2个信号周期的第三时钟信号和第四时钟信号；

第m级移位寄存器电路中的接收的所述第一时钟信号以及第m+1级移位寄存器电路中的接收的所述第二时钟信号为所述第三时钟信号；

第m级移位寄存器电路中的接收的所述第二时钟信号以及第m+1级移位寄存器电路中的接收的所述第一时钟信号为所述第四时钟信号。

9.一种显示面板，其特征在于，包括根据权利要求6-8任意一项所述栅极驱动电路。