[发明专利]用于控制执行流程的设备和方法有效
申请号: | 201510838847.1 | 申请日: | 2015-11-26 |
公开(公告)号: | CN105739949B | 公开(公告)日: | 2018-06-05 |
发明(设计)人: | E.塔米尔;B-Z.弗里伊德曼 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38;G06F15/16 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 杨美灵;张懿 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 指令流水线 低功率 高功能 指令 中断 处理程序 调度处理 控制执行 时间敏感 核停止 最小化 例程 协作 | ||
1.一种控制执行流程的设备,包括:
处理器组件的更低功率核,所述更低功率核包括第一指令流水线,并且所述更低功率核停止在所述第一指令流水线中的第一执行流程,并且在所述第一指令流水线中执行处理程序例程的指令,以执行处理中断的第一任务;以及
所述处理器组件的更高功能核,所述更高功能核包括第二指令流水线,并且所述更高功能核在所述第一任务的所述执行后,调度在所述第二指令流水线中处理所述中断的第二任务的指令的执行在所述第二指令流水线中的第二执行流程后进行,所述第一任务比所述第二任务更加时间敏感。
2.如权利要求1所述的设备,所述更低功率核以比所述更高功能核更低的速率消耗电功率。
3.如权利要求2所述的设备,所述第二指令流水线包括比所述第一指令流水线更大数量的指令执行级或执行所述第一指令流水线不支持的指令的乱序执行的能力的至少之一。
4.如权利要求2所述的设备,所述更低功率核包括第一高速缓存,所述更高功能核包括第二高速缓存,并且所述第二高速缓存包括比所述第一高速缓存更大数量的高速缓存行或比所述第一高速缓存更大的集关联性的至少之一。
5.如权利要求1所述的设备,包括:
网络分组缓冲器;
网络接口控制器NIC,耦合所述处理器组件到网络,并且响应接收来自所述网络的分组,在所述网络分组缓冲器内存储所述分组,并且将所述中断传送到所述处理器组件;以及
中断路由器,接收来自所述NIC的所述中断,并且将收到所述中断的指示与作为所述中断的来源的所述NIC的标识符一起传递到所述处理器组件。
6.如权利要求5所述的设备,在所述第一指令流水线中执行所述处理程序例程的指令时,所述更低功率核从所述网络分组缓冲器内存储的多个分组的每个分组检索标识符,所述标识符指示所述多个分组的每个分组被引导到的目的地执行流程。
7.如权利要求6所述的设备,在所述第一指令流水线中执行所述处理程序例程的指令时,所述更低功率核生成列出与目的地执行流程相关联的所述多个分组的一个或更多个分组的队列,并且在网络队列缓冲器中存储所述队列。
8.如权利要求7所述的设备,包括操作系统的数据传送组件,所述数据传送组件作为所述第二任务供所述更高功能核执行,以检索所述队列和将来自所述队列中的所述一个或更多个分组的数据从所述网络队列缓冲器复制到在与所述操作系统的系统上下文分开的用户上下文中存储的应用程序例程的应用程序数据缓冲器,所述应用程序例程包括所述目的地执行流程。
9.一种用于控制执行流程的计算机实现的方法,包括:
响应中断,停止在处理器组件的更低功率核的第一指令流水线中的第一执行流程;
响应所述中断,由所述更低功率核检索处理程序例程的地址;
在所述第一指令流水线中执行所述处理程序例程的指令以执行处理所述中断的第一任务;以及
在由所述更低功率核执行所述第一任务后,由所述处理器组件的更高功能核调度在所述更高功能核的第二指令流水线中处理所述中断的第二任务的指令的执行在所述第二指令流水线中的第二执行流程后进行,所述第一任务比所述第二任务更加时间敏感。
10.如权利要求9所述的计算机实现的方法,所述方法包括:
基于所述处理器组件对资源的需求级别,动态地将所述处理器组件置于操作所述更低功率核和所述更高功能核两者以执行指令的第一模式中,或者置于操作所述更低功率核以执行指令,并且不操作所述更高功能核执行指令的第二模式中;以及
基于将所述处理器组件置于所述第一模式还是所述第二模式,选择所述更低功率核或所述更高功能核以引导所述中断。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510838847.1/1.html,转载请声明来源钻瓜专利网。