[发明专利]一种降低响应延时提高系统效率的中断控制器及控制方法

权利要求书

1.一种降低响应延时提高系统效率的中断控制方法，该方法包括如下步骤：

步骤一、当中断控制器接收到外设的中断信号后，根据其寄存器中的配置以及记录的当前中断状态，决定是否将当前的中断信号传送给处理器。

2.若处理器当前正处于异常处理级，且当前中断没有抢占权，该中断将进入等待状态，等待当前中断返回；若当前处理器处在正常执行级，或者当前中断优先级高于正在处理的中断的优先级，中断控制器将把中断请求以及中断向量号转发给处理器；

步骤二、处理器收到异常信号后，自动将堆栈指针（SP）减去9（实际的压栈操作将由中断控制器完成），并给出进入中断指示信号“core_int_ack”，指示处理器即将响应中断，处理器下一步开始计算异常入口地址；

步骤三、中断控制器收到指示信号“core_int_ack”后保存当前处理器状态到CPU寄存器缓冲区）中，随后通过总线的Master接口，主动将缓冲寄存器中的数据压入堆栈中。

3.如权利要求1所述的降低响应延时提高系统效率的中断控制方法，其特征在于：

使用中断控制器中的CPU寄存器缓冲区作为现场保护的“写缓冲”释放CPU，达到更快的中断响应目的

如权利要求2所述的降低响应延时提高系统效率的中断控制方法，其特征在于：CPU得到入口异常地址后，开始通过指令总线取指令，开始异常处理，而不用忙于现场保护的压栈操作。

4.如权利要求1所述的降低响应延时提高系统效率的中断控制方法，其特征在于：步骤三中，在中断控制器暂存CPU现场后，根据暂存的堆栈指针（组存中的堆栈地址）主动将暂存的现场写入主存中，并拉高标志位。

5.如权利要求4所述的降低响应延时提高系统效率的中断控制方法，其特征在于：当CPU异常处理完成后查询该标志位，如果该标志位有效，则开始从SP恢复现场。

6.一种降低响应延时提高系统效率的中断控制器，包括：

优先级解码器：用于接收外设提供的中断信号，以及中断优先级管理支持边沿和电平两种中断；

等待优先级控制器：用于中断等待状态管理，判断当前中断是否应该进入等待状态；

寄存器堆：寄存相关逻辑，控制各个模块的状态；

中断屏蔽逻辑部：根据寄存器堆中的状态，以及等待优先级控制器的状态控制中断屏蔽与开启；

中断信号生成器：用于产生给处理器的中断请求信号；

中断向量生成器：中断向量生成逻辑，提供当前中断请求发生的中断向量号；

CPU寄存器缓冲区：作为CPU内部寄存器的影子寄存器组（缓冲区），以达到CPU寄存器快速保存的目的。

7.如权利要求6所述的降低响应延时提高系统效率的中断控制器，其特征在于：在中断控制器包括：

系统总线从机接口：AMBA总线从机接口，提供给系统主机访问，便于控制中断行为；

系统总线主机接口:AMBA总线主机接口，用于将CPU寄存器缓冲区中暂存的处理器现场写入系统主存中，以便中断返回时CPU可以从主存中正确的恢复现场。

8.如权利要求6或7所述的降低响应延时提高系统效率的中断控制器，其特征在于：包括：

CPU寄存器缓冲区:用于保存CPU现场的影子寄存器组，其中需要保存的寄存器可根据CPU不同而定制。

9.如权利要求8所述的降低响应延时提高系统效率的中断控制器，其特征在于：该中断控制器的外部端口信号包括5个部分：（1）中断控制器与各中断源之间的中断信号；（2）中断控制器与处理器之间的中断信号，包括中断指示信号INT，中断向量号VEC；（3）AMBA从机端口信号，用于系统主机（CPU）对中断控制器的特性配置如使能或屏蔽某个中断；（4）中断控制器与处理器之间的寄存器映射以及中断响应握手，寄存器堆写回指示信号等；（5）AMBA主机端口信号，用于中断控制器将现场主动写入主存提高系统并行性。