[发明专利]具有外延结构的半导体元件及其制作方法

说明书

本发明公开一种具有外延结构的半导体元件及其制作方法，该具有外延结构的半导体元件包含有一基底、一栅极结构、一间隙壁、以及多个复Σ形外延应力件。该基底包含有一第一半导体材料，该等复Σ形外延应力件分别包含该第一半导体材料与一第二半导体材料，该第二半导体材料的晶格系数不同于该第一半导体材料的晶格系数。该等复Σ形外延应力件分别还包含一第一部分、一第二部分、与一实体连接该第一部分与该第二部分的颈部，该第一部分与该第二部分分别包含有一对第一尖角与一对第二尖角，且该等尖角在一剖面视角中指向该栅极结构。该颈部包含有一第一斜面与一第二斜面。

技术领域

本发明涉及一种具有外延结构的半导体元件及其制作方法，尤其是涉及一种选择性应力系统(selective strain scheme，SSS)的外延半导体结构及其制作方法。

背景技术

外延(epitaxial)结构广泛地用于半导体制作工艺中，举例来说，现有技术常利用选择性外延成长(selective epitaxial growth，以下简称为SEG)技术于一单晶基板内形成一晶格排列与基板相同的外延结构，例如硅锗(silicon germanium，SiGe)外延结构，作为增高式源极/漏极(raised source/drain)，或者嵌入式源极/漏极(recessed source/drain)。利用硅锗外延结构的晶格常数(lattice constant)大于硅基板晶格的特点，硅锗外延结构对MOS晶体管的通道区产生应力，故可增加通道区的载流子迁移率(carriermobility)，并用于增加MOS晶体管的速度。也因此，利用SEG技术形成的外延结构成为选择性应力系统的选项之一。

利用外延结构作为源极/漏极固然可有效提升元件效能，但外延结构的制作大大地增加了半导体制作工艺的复杂度以及制作工艺控制的困难度。此外，外延源极/漏极提供的应力是否能正确且有效率地指向并施加于通道区域等问题，一直在增加具有外延结构的半导体元件在设计与制作上的难度。

由此可知，外延结构的存在虽可有效增进元件效能，然而随着半导体制作工艺与产品的复杂度不断提升，业界仍不断地面对挑战。

发明内容

因此，本发明的一目的在于提供一种具有外延结构的半导体元件，且该半导体元件的外延结构可有效率地对通道区域提供应力。

根据本发明所提供的一种具有外延结构的半导体元件的制作方法。该制作方法首先提供一基底，该基底上形成有多个栅极结构，且该等栅极结构的侧壁分别形成有一间隙壁。接下来，进行一第一蚀刻制作工艺，用以于该等间隙壁两侧分别形成一第一凹槽。在该第一蚀刻制作工艺之后对该等第一凹槽进行一离子注入制作工艺，并且于该离子注入制作工艺之后进行一第二蚀刻制作工艺，用以拓宽该等第一凹槽并分别形成一加宽后第一凹槽，以及于该等加宽后第一凹槽的底部分别形成一第二凹槽。在形成该等加宽后第一凹槽与该等第二凹槽之后，在该等加宽后第一凹槽与该等第二凹槽内形成一外延结构。

本发明另提供一种包含外延结构的半导体元件，该半导体元件包含有一基底、一形成于该基底上的栅极结构、一形成于该栅极结构的侧壁的间隙壁、以及多个复Σ形(hyper-sigma shaped)外延应力件(epitaxial stressor)，分别形成于该栅极结构与该间隙壁两侧的该基底内。该基底包含有一第一半导体材料，该等复Σ形外延应力件分别包含该第一半导体材料与一第二半导体材料，且该第二半导体材料的晶格系数不同于该第一半导体材料的晶格系数。该等复Σ形外延应力件分别还包含一第一部分、一第二部分、与一实体连接该第一部分与该第二部分的颈部，该第一部分包含有一对第一尖角(tip)，该第二部分包含有一对第二尖角，且该等第一尖角与该等第二尖角在一剖面视角中指向该栅极结构。该颈部包含有一形成于该第一部分内的第一斜面与一形成该第二部分内的第二斜面。