[发明专利]包括异质结的半导体器件、电子器件及其接触结构

权利要求书

1.一种半导体器件，包括：

沟道区，包括在器件的操作期间用于沟道区中的多数载流子的第一半导体材料；

金属接触件；

源/漏区，包括包含第二半导体材料的半导体材料合金；以及

至少一个异质结，位于所述金属接触件和所述沟道区之间的所述源/漏区中，

其中，所述至少一个异质结形成用于多数载流子的能带边缘偏移，所述能带边缘偏移小于或等于0.2eV，

其中，所述半导体材料合金包括所述第二半导体材料和第三半导体材料的缓变组分，

其中，所述第二半导体材料不与所述第一半导体材料完全混合，

其中，所述缓变组分在所述沟道区的所述第一半导体材料的界面处包括富第三半导体材料浓度和贫第二半导体材料浓度，并且在所述金属接触件的界面处进展至贫第三半导体材料浓度和富第二半导体材料浓度。

2.如权利要求1所述的半导体器件，其中，所述至少一个异质结的区域掺杂有导电类型与多数载流子的导电类型对应的掺杂剂。

3.如权利要求1所述的半导体器件，其中，所述半导体材料合金的所述缓变组分由S3_xS2_1-x来提供，其中，S3是第三半导体材料，S2是第二半导体材料，在金属接触件的界面处x＝0，在第一半导体材料的界面处x＝1。

4.如权利要求3所述的半导体器件，其中，所述半导体材料合金的所述缓变组分中的增量被配置为防止所述缓变组分中的相邻等级之间的能带偏移大于0.2eV。

5.如权利要求1所述的半导体器件，其中，所述源/漏区在所述金属接触件的所述界面处包括所述第二半导体材料和所述半导体材料合金中的一者并且其中，所述金属接触件和所述第二半导体材料和所述半导体材料合金中的所述一者的在所述金属接触件的所述界面处的相应材料被选择为在它们之间提供等于0.2eV或更小的肖特基势垒高度。

6.如权利要求1所述的半导体器件，其中，所述缓变组分是线性缓变组分、非线性缓变组分、台阶式缓变组分或者它们的组合。

7.如权利要求1所述的半导体器件，其中，所述第一半导体材料包括至少一个IV族半导体元素，所述第二半导体材料包括III-V族半导体化合物或III-V族半导体合金。

8.如权利要求1所述的半导体器件，其中，所述半导体器件包括NMOS器件，所述第一半导体材料包括硅、硅锗合金或锗，所述第二半导体材料包括InAs、InN、In-As-N合金、In-Al-As合金或In-Ga-As合金，所述第三半导体材料包括GaAs、In-Ga-N、In-Ga-As-N合金、In-Al-Ga-As合金或Al-Ga-As合金。

9.一种半导体器件，包括：

沟道区，包括在器件的操作期间用于沟道区中的多数载流子的第一半导体材料；

金属接触件；

源/漏区，包括包含第二半导体材料的半导体材料合金；以及

至少一个异质结，位于所述金属接触件和所述沟道区之间的所述源/漏区中，其中，所述至少一个异质结形成用于多数载流子的能带边缘偏移，所述能带边缘偏移小于或等于0.2eV，

其中，所述半导体材料合金包括所述第一半导体材料和所述第二半导体材料的缓变组分，

其中，所述缓变组分在所述沟道区的所述第一半导体材料的界面处包括富第一半导体材料浓度和贫第二半导体材料浓度，并且远离所述界面进展至贫第一半导体材料浓度和富第二半导体材料浓度，以与第三半导体材料形成所述至少一个异质结，

其中，所述第三半导体材料不与所述第一半导体材料完全混合。