[发明专利]基于半导体芯片封装体的嵌入式封装结构及其封装方法

说明书

技术领域

本发明涉及一种高端线路载板封装结构，特别是涉及一种基于半导体芯片封装体的嵌入式封装结构及其封装方法。

背景技术

表面贴装技术(Surface Mount Technology，SMT)是一种将无引脚或短引线表面组装元器件(简称SMC/SMD，中文称片状元器件)安装在印制线路板(Printed Circuit Board，PCB)的表面或其它基板的表面上，通过回流焊或浸焊等方法加以焊接组装的电路装连技术。表面贴装技术的组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40％～60％，重量减轻60％～80％。半导体封装器件在线路板上的组装通常采用通过表面贴装工程完成，在表面贴装时，通常通过焊锡连接将半导体封装器件与线路板进行电气互连。

然而现有技术中半导体器件与线路板之间的表面贴装技术具有以下不足：

目前表面贴装的焊锡连接需要半导体封装器件的焊盘和焊盘间距(pitch)较大，如焊盘/焊盘间距＝280微米/400微米，焊接不够精密，而且焊锡连接需要进行较为复杂的焊锡回流工艺控制；

另外，半导体封装器件在线路板上使用表面贴装的方式进行组装，由于半导体封装器件面积相对较大，将占据线路板较大的表面面积，阻碍了半导体封装器件组装的微型化发展。

因此亟需提供一种新的基于半导体芯片封装体的嵌入式封装结构及其封装方法来解决上述问题。

发明内容

本发明所要解决的技术问题是提供一种基于半导体芯片封装体的嵌入式封装结构及其封装方法，能够有效改善半导体芯片封装体焊盘和焊盘间距较大、以及封装结构微型化的问题。

为解决上述技术问题，本发明采用的一个技术方案之中提供的一种基于半导体芯片封装体的嵌入式封装结构，所述嵌入式封装结构包括：

线路板，其具有相对设置的第一表面和第二表面；

设于所述线路板内的、至少一个用以容置半导体芯片封装体的开口或空腔；

设置于所述开口或空腔内的半导体芯片封装体；

封装材料，至少用以覆盖线路板的第一表面及填充所述开口或空腔内未被半导体芯片封装体占据的空间；

重布线层，至少用于电气连接半导体芯片封装体和线路板。

在一较佳实施例中，所述线路板的第一表面设置有模块对位标识，所述模块对位标识的表面与线路板的第二表面分别对应所述线路板的最高表面与最低表面。

在一较佳实施例中，所述开口或空腔内还设有被动电子元件，所述被动电子元件包括电容、电阻、电感元件中的任一种或多种的组合。

进一步地，所述半导体芯片封装体内有至少一颗半导体裸晶片，且是带有塑封材料封装的半导体芯片封装体。

在一较佳实施例中，所述半导体芯片封装体包含与半导体裸晶片的电极/焊盘电气连接，并从半导体裸晶片向外延伸的内部导电引线或布线。

进一步地，所述半导体芯片封装体还包括与半导体裸晶片电气连接的外部电极，所述外部电极是裸露在空气中的、或者被薄膜覆盖的；所述电极材料是铜金属层或是有镍/金层覆盖的铜金属层；所述薄膜的材料是塑封材料、增层材料、或聚酰亚胺等其它积聚层介电材料。

在一较佳实施例中，所述封装材料还用于填充所述开口或空腔内未被被动电子元件占据的空间。

在一较佳实施例中，所述嵌入式封装结构还包括至少覆盖所述线路板的第二表面、所述封装材料、和所述半导体芯片封装体的第一积聚层；所述第一积聚层为ABF增层、光敏感介电层、或其它积聚物介电材料层。

进一步地，所述第一积聚层在位于半导体芯片封装体外部电极和线路板的线路层上方设有盲孔；所述第一积聚层上设有第一重布线层，且所述第一积聚层上的第一重布线层经过所述盲孔与半导体芯片封装体的外部电极和线路板上的线路层电气互连。

进一步地，所述线路板第一表面上的封装材料上还设有第二重布线层，所述第二重布线层经导电盲孔和线路板上的线路层和/或半导体芯片封装体外部电极电气互连。

进一步地，所述第一重布线层和/或第二重布线层上覆盖有第二积聚层，所述第二积聚层上形成有与第一重布线层和/或第二重布线层电气互连的第三重布线层，所述第二积聚层为 ABF增层、光敏感介电层、或其它积聚物介电层。

进一步地，所述嵌入式封装结构还包括至少覆盖最外侧线路层的焊料掩膜、和设置于所述焊料掩膜中的开口；所述掩模开口内的线路层形成连接外部元件的焊盘。